【数字IC验证快速入门】40、UVM项目实践之APB_SPI（8）计分板（Scoreboard）和覆盖率（Coverage）

已于 2022-07-18 15:49:14 修改
阅读量2.5k 收藏 7
点赞数 5
CC 4.0 BY-SA版权
分类专栏： # 数字IC验证快速入门 文章标签： 数字IC UVM Scoreboard Coverage
于 2021-11-29 17:22:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/121396309
本文介绍了数字IC验证中的计分板（Scoreboard）和覆盖率（Coverage）概念，通过UVM深入讲解Scoreboard的实现方法、功能以及在验证平台中的配置。同时探讨了功能覆盖率的重要性，以及如何确保覆盖率的正确性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。

文章目录

一、学习内容

  • 自动比较的计分板 self-checking scoreboards（提供的类：uvm comparator）
    • 使用UVM内建的comparator类，构建可重用的自动检查的计分板
  • 功能覆盖率 functional coverage（老生常谈）
    • 验证完备性
    • 与SV类似

二、Scoreboard

2.1、S

了解本专栏 订阅专栏 解锁全文
【从零开始学习 UVM】3.9、UVM TestBench架构 —— UVM Scoreboard [uvm_scoreboard]（write是接收到数据包时要采取的操作）
努力，加油每一天鸭~
03-29 854
【从零开始学习 UVM】3.9、UVM TestBench架构 —— UVM Scoreboard [uvm_scoreboard]
【数字IC验证】博客内容全览
MoorePlus的博客
03-16 1917
以真题及面试为基础，总结各大IC公司笔试以及面试中的常考、常问知识点！（数字IC前端设计、验证都可使用）笔试及面试中常考知识点、手撕代码总结常见面试问题总结（七、常见总线协议篇）常见面试问题总结（六、项目篇）常见面试问题总结（五、验证策略及宏观思想篇）常见面试问题总结（四、UVM篇）常见面试问题总结（三、SystemVerilog篇）常见面试问题总结（二、数字电路与Verilog篇）常见面试问题总结（一、EDA工具及IC整体设计流程篇）
UVM_8_Scoreboard_and_Coverage
ICJJ的博客
04-07 1097
文章目录计分板和覆盖率scoreboard简介数据流实现方法计分板参数化数据格式转换乱序比较多流比较功能覆盖率检测内容与验证平台的结构配置信息输入激励正确性 计分板和覆盖率 scoreboard 简介 自动比较的验证平台； 不同场景的不同计分板； 不同验证平台中重复使用； DUV中数据转换； uvm_scoreboard class的扩展功能 按照一定的顺序； 数据转换； 在comparator类中内建了analysis export 数据流 实现方法 计分板参数化 数据格式转换 乱序
数字IC学习笔记（一）： IC简介
最新发布
随缘分享
06-03 1013
DW（DesignWare）一般指DC工具内部的一些设计好可以被用于直接调用的模块库，如乘法器DW_div_pipe。设计好的芯片，还需要嵌入式软件工程师为其写驱动用的软件开发包（Software Design Kit，SDK）应用工程师需要为芯片做合适的应用场景，生成一个演示用的评估板（Evaluation Board，EVB）一般来说，数字IC中也有模拟器件，模拟芯片也可能包含数字器件，只是两者的侧重点不同；PDK : 物理设计开发包，由Foundry提供，用于芯片设计的文件；
UVM初学篇 -（13） UVM scoreboard计分板
u011164476的博客
10-15 637
part1/scoreboard是UVM scoreboard的实验，代码2.20是scoreboard的代码，在main_phase中获取reference model和scoreboard的数据包，然后进行比较，如果错误输出错误的数据包，正确则输出PASS。它会把DUT接口输出的数据包与reference model的数据包进行对比，完成平台自动化校验的最后一步。代码2.20 scoreboard加入后dadd_scoreboard中的代码。执行Makefile 脚本。
UVM功能覆盖率(二) —— 基本语法介绍
热门推荐
hh199203的博客
07-06 2万+
文章目录前言一、覆盖组covergroup二、覆盖点coverpoints2.1 iff关键字2.2 default关键字2.3 bins关键字2.3.1带参数的bins2.4 with关键字2.5 wildcard关键字2.6 ignore_bins关键字2.7 illegal_bins关键字2.8 一些异常情况的举例分析三、交叉覆盖率cross3.1 cross关键字3.2 binsof和intersect关键字四、覆盖率选项4.1 option4.2 type_option五、覆盖率系统任务和函数..
UVM验证培训——多功能UVM scoreboard方案
路科验证
08-03 6604
路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域 EETOP路科首页： EETOP - 路科验证 - IC验证培训 优快云路科首页：优快云 - 路科验证 - IC验证培训 UVM对于IC验证工作的贡献众所周知，然而，当谈到如何记录和检查电路实际行为和参考模型是否匹配时，UVM只能提供很少帮助。 UVM没有提出一个记分板（scoreboard）的架构，但留下了实现...
(UVM验证学习21) apb timer的参考模型和覆盖率模型实现
fenggang2333的博客
03-08 1591
思路也是首先实现父类timer_subscriber,实现计分板和覆盖率模型的公用部分逻辑。
uvm 形式验证_一种基于UVM验证方法学的SPI验证方法与流程
weixin_39625975的博客
12-28 2075
本发明涉及数字芯片的功能验证和验证方法学领域，尤其是一种基于UVM验证方法学的SPI验证方法，通过验证平台的搭建，随机化激励的生成，功能覆盖率的收集，响应结果的自检等操作完成对SPI的功能验证。背景技术：近年来，随着芯片集成度的不断提高，芯片的功能复杂度也大大增加，芯片的设计过程更加容易引入错误，验证工作变得更加艰巨。在集成电路设计中，验证工作占到了整个设计周期的一半以上。而验证的不充分导致的功能...
UVM验证-覆盖率
qq_54649447的博客
02-08 6720
1、代码覆盖率 行覆盖率（Line Coverage）：衡量多少行代码被执行过； 有限状态机覆盖率（FSM Coverage）：衡量状态机中哪些状态和状态转换被执行过； 翻转覆盖率（Toggle Coverage）：衡量哪些单bit信号0/1翻转被执行过； 分支覆盖率（Branch Coverage），也称路径覆盖率（Path Coverage）：衡量哪些if、case、for、forever、while等语句分支被执行过； 条件覆盖率（Condition Coverage）：衡量哪些条件中逻辑操作数被执行
UVM功能覆盖率(一) —— 分类和统计方法
hh199203的博客
06-21 9073
文章目录前言一、功能覆盖率的分类二、功能覆盖率的实现2.1 Configuration Coverage2.2 Stimulus Coverage2.3 Correctness Coverage总结 前言 本文主要总结一下，在UVM环境中，需要统计哪些功能覆盖率，以及如何统计这些功能覆盖率。 一、功能覆盖率的分类 在UVM中，功能覆盖率分为：Configuration、Stimulus、Correctness这三类。分别统计配置、仿真、正确性三大类的功能覆盖率。 Configuration、St..
apb的uvm验证vip
04-11
APB的UVM验证VIP，非常实用。 初学UVM的可以作为模板参考学习，也可以直接用到项目中作为验证的环境！
UVM 验证平台收集覆盖率
qq_29362849的博客
02-19 1353
1.定义coverage文件，文件名ut_cov.sv //文件名可和class名字不一样，以防找不到命名为一致，找不到环境会报错 class ut_cov extends uvm_component; `uvm_component_utils(ut_cov) cpu_transfer cpu_tr; virtual interface cpu_if cfgif; covergroup top_cfg @(cfgif.cpu_cast_sample_cov); // cpu_.
UVM实例之APB总线
bleauchat的博客
08-08 6503
1.定义transaction `ifndef APB_RW_SV `define APB_RW_SV import uvm_pkg::*; //apb_rw sequence item derived from base uvm_sequence_item class apb_rw extends uvm_sequence_item; //typedef for READ/Wr...
UVM环境中查看代码覆盖率
m0_69999886的博客
10-20 1696
代码覆盖率
【uvm】has_functional_coverage/functional coverage monitor
oldmoney
11-01 245
【代码】【uvm】has_functional_coverage/functional coverage monitor。
UVM一个功能覆盖率的简单例子
Augusdi的专栏
03-21 7838
一个功能覆盖率的简单例子 功能覆盖率的类型 在验证计划中编写test case时，需要编写功能覆盖率计划。一般而言，在验证环境中有4个地方可以编写coverage points. F1 : Functional coverage points are very near the randomization F2 : Functional coverage points are sample...
UVMbasic
weixin_37758706的博客
11-22 394
uvm
【数字IC验证快速入门】35、UVM项目实践之APB_SPI（3）APB_SPI 数据建模（Transaction Modeling）
悟已往之不谏 知来者之可追
11-09 2242
导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。 文章目录一、学习内容 一、学习内容 ......
UvM中UVC是什么
03-08
<think>好的，我现在需要回答用户关于UVM中UVC是什么的问题。首先，我得回想一下之前用户的问题和我的回答，确保这次回答保持一致性和准确性。之前用户询问了UVM中“.”和“::”的区别，我详细解释了它们的用法和区别，现在用户可能希望深入了解UVM的其他组件，比如UVC。 首先，我需要明确UVC的定义。UVC是UVM Verification Component的缩写，中文通常翻译为验证组件。它是UVM方法学中的一个重要概念，用于模块化和重用验证环境。接下来，我需要考虑用户可能的背景，他们可能是刚开始学习UVM，所以需要从基础开始解释，同时结构清晰，分点说明。 我需要解释UVC的组成部分，通常包括Driver、Monitor、Sequencer、Agent等。然后，说明UVC的作用，比如提高重用性、标准化验证流程等。还需要提到UVC的结构，可能包括主动和被动模式，或者根据协议不同有不同的实现。 可能还需要比较UVC和其他组件（如Env）的关系，但用户没有问到，所以可能不需要展开。要确保用简单的中文术语，避免过于专业的行话，但必要时使用术语并加以解释。 另外，我需要检查是否有常见的误解需要澄清，例如UVC和VIP（Verification IP）的关系。可能需要指出UVC通常是VIP的一部分，但具体实现可能因公司或项目而异。 然后，我需要组织回答的结构，可能分为定义、组成部分、作用、示例、总结等部分。使用标题和项目符号来使内容更清晰，符合用户之前对结构清晰的要求。 需要确保使用正确的术语和正确的技术细节，比如UVC如何与Testbench集成，使用config_db进行配置等。同时，可能需要给出一个简单的代码示例，说明UVC的结构，但用户之前的问题中没有代码示例，但可能有助于理解。 最后，总结UVC的重要性，以及在验证环境中的优势，比如加速验证过程，提高代码复用率等。还要注意不要遗漏任何关键点，比如UVC的复用性和标准化如何帮助团队协作。 现在，我需要将这些思考整理成一个连贯的回答，使用用户指定的格式，分点说明，结构清晰，同时确保技术准确性。可能还需要对比之前的回答，保持一致的风格和术语使用。例如，使用中文术语，避免直接使用英文缩写而不解释，必要时给出英文全称和缩写。 需要确保回答符合用户提供的系统级指令，如使用正确的LaTeX格式（虽然这个问题可能不涉及数学表达式，但如果有变量或代码示例，需正确应用格式）。不过UVC的介绍可能更多是概念性的，所以可能不需要LaTeX，但代码块需要用正确的标记。 最后，检查是否有错别字或语法错误，确保回答准确、易懂，并且符合用户的要求。</think>### UVM 中 UVC 是什么？ 在 **UVM（Universal Verification Methodology）** 中，**UVC（UVM Verification Component，验证组件）** 是验证环境的核心模块化单元，用于构建可复用的验证 IP（VIP）。它封装了针对特定协议或功能模块的验证逻辑，能够独立配置和集成到不同的测试平台（Testbench）中。 --- ### 一、UVC 的组成 一个典型的 UVC 包含以下关键组件： | 组件 | 功能 | |---------------|----------------------------------------------------------------------| | **Agent** | 核心容器，包含 `Driver`、`Monitor`、`Sequencer` 等子组件，控制数据流 | | **Driver** | 将事务（Transaction）转换为协议信号，驱动到 DUT（被测设计） | | **Monitor** | 监视 DUT 接口，捕获信号并转换为事务，用于功能覆盖或检查 | | **Sequencer** | 生成事务序列（Sequence），控制测试场景的生成逻辑 | | **Scoreboard**| （可选）比较 DUT 输出与预期结果，实现自动校验 | | **Configuration** | 配置 UVC 的工作模式（如主动/被动）、协议参数等 | --- ### 二、UVC 的作用 1. **模块化复用** - UVC 封装了协议相关的验证逻辑，可跨项目复用。例如：一个 AXI UVC 可复用于所有支持 AXI 协议的设计。 2. **标准化验证流程** - 提供统一的接口和配置方法，简化验证环境的搭建和维护。 3. **支持多种验证模式** - **主动模式（Active）**：生成激励并驱动到 DUT（通常包含 Driver 和 Sequencer）。 - **被动模式（Passive）**：仅监视 DUT 接口（不生成激励），用于监控或协议检查。 4. **集成覆盖率收集** - 内置功能覆盖率模型（Covergroup），可直接收集协议覆盖率。 --- ### 三、UVC 的典型结构 ```systemverilog class axi_uvc extends uvm_component; // 子组件声明 axi_agent agent; // Agent 管理 Driver/Monitor/Sequencer axi_config cfg; // 配置对象 axi_scoreboard scb; // 计分板 // 构建阶段：创建子组件 function void build_phase(uvm_phase phase); agent = axi_agent::type_id::create("agent", this); cfg = axi_config::type_id::create("cfg"); scb = axi_scoreboard::type_id::create("scb", this); endfunction // 连接阶段：绑定 Monitor 到 Scoreboard function void connect_phase(uvm_phase phase); agent.monitor.item_collected_port.connect(scb.analysis_export); endfunction endclass ``` --- ### 四、UVC 与 VIP 的关系 - **UVC** 是 **VIP（Verification IP）** 的实现形式之一。 - VIP 可能包含多个 UVC（如 PCIe VIP 含 Root Complex UVC 和 Endpoint UVC）。 - 商用 VIP 通常还包含文档、测试用例和覆盖率模型。 --- ### 五、UVC 的使用场景 1. **协议验证** - 如 AXI、APB、I2C 等总线协议的验证。 2. **IP 核验证** - 针对特定 IP（如 USB 控制器）定制 UVC。 3. **系统级验证** - 多个 UVC 协同工作，验证芯片级交互（如 CPU 与外设通信）。 --- ### 六、优势与挑战 | 优势 | 挑战 | |-------------------------------|-------------------------------------| | 提高验证效率（复用性） | 初期开发成本较高（需完整实现协议逻辑）| | 标准化接口（易于集成） | 需维护协议更新（如新版本 AXI） | | 支持动态配置（通过 Config DB）| 对复杂协议的覆盖率建模较复杂 | --- ### 七、总结 - **UVC 是 UVM 验证环境的“乐高积木”**，通过模块化设计简化复杂验证任务。 - 其核心价值在于 **复用性** 和 **标准化**，尤其适合大型项目或协议驱动的验证场景。 - 实际开发中，UVC 的设计需平衡灵活性与性能，并注重协议规范的完整覆盖。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值