Quark RISC-V（RV32IC）
分享
扫一扫
文章平均质量分 79
一款支持RISC-V整型指令集和压缩指令集的CPU CORE设计和验证全过程记录，包括但不限于CPU设计中的一些基础理论知识介绍（如RISC-V指令集、架构、流水线等）、硬件电路RTL代码实现、基于Verilog/SV/UVM的验证环境搭建（# 2022-8-12开工）
优惠券已抵扣
余额抵扣
还需支付
¥299.90
¥399.90
购买须知?
本专栏为图文内容，最终完结不会低于15篇文章。
订阅专栏，享有专栏所有文章阅读权限。
本专栏为虚拟商品，基于网络商品和虚拟商品的性质和特征，专栏一经购买无正当理由不予退款，不支持升级，敬请谅解。
ReCclay
优快云认证博客专家、优快云万粉博主、优快云嵌入式领域优质创作者、优快云-2020博客之星年度总评选Top25。自入站以来，凭借坚持与热爱，以博文的方式分享所学，累计博文数量达1千余篇，受益人次达300w+次，涉及领域包括但不限于前/后端软件开发、嵌入式软件开发、Linux驱动开发、自动驾驶算法研究、视觉SLAM算法研究、ROS机器人开发、FPGA开发、IC设计与验证等。欢迎您的关注，我们一起进步！
展开
-
（待更新）【Quark RISC-V】基于RISC-V的编译环境搭建
【Quark RISC-V】基于RISC-V的编译环境搭建原创 2022-08-17 00:15:46 · 247 阅读 · 0 评论 -
【Quark RISC-V】流水线CPU设计（5）控制冒险的处理
【Quark RISC-V】流水线CPU设计（5）控制冒险的处理原创 2022-08-13 01:06:24 · 1453 阅读 · 0 评论 -
【Quark RISC-V】流水线CPU设计（4）数据冒险的处理（主要解决方案：流水线暂停、数据转发、乱序执行）
【Quark RISC-V】流水线CPU设计（4）数据冒险的处理（主要解决方案：流水线暂停、数据转发、乱序执行）原创 2022-08-13 00:47:52 · 1657 阅读 · 0 评论 -
【Quark RISC-V】流水线CPU设计（3）数据相关与流水线冒险
【Quark RISC-V】流水线CPU设计（3）数据相关与流水线冒险原创 2022-08-13 00:16:45 · 307 阅读 · 1 评论 -
【Quark RISC-V】流水线CPU设计（2）理想流水线
【Quark RISC-V】流水线CPU设计（2）理想流水线原创 2022-08-13 00:00:59 · 1298 阅读 · 0 评论 -
【Quark RISC-V】流水线CPU设计（1）流水线概述
【Quark RISC-V】流水线CPU设计（1）流水线概述原创 2022-08-12 23:48:39 · 794 阅读 · 2 评论