悟已往之不谏 知来者之可追

IEEE 局域网标准：IEEE 802.3 标准是局域网，位于参考模型的物理层(PHY)和数据链路层中的介质访问控制子层(MAC)。IEEE 802.11 标准是无线局域网，俗称 Wi-Fi；IEEE 802.15 标准是个人域网，即蓝牙技术，其中的 802.15.4 标准则是 ZigBee 技术。MAC控制器 与 PHY芯片之间的通信，通常有两种接口标准：接口介质独立接口（MII）简化介质独立接口（RMII）...

一、实验简介本实验为后续使用 DDR3 内存的实验做铺垫，通过循环读写 DDR3 内存，了解其工作原理和 DDR3 控制器的写法，由于 DDR3 控制复杂，控制器的编写难度高，这里笔者介绍采用第三方的 DDR3 IP 控制器情况下的应用，是后续音频、视频等需要用到 DDR3 实验的基础。二、实验原理DDR SDRAM 全称为 Double Data Rate SDRAM，中文名为“双倍数据流 SDRAM”。DDR SDRAM 在原有的 SDRAM 的基础上改进而来。也正因为如此，DDR 能够凭借着转产

一、实验简介SD 卡(Secure Digital Memory Card)是一种基于半导体闪存工艺的存储卡， 1999年由日本松下主导概念，参与者东芝和美国 SanDisk 公司进行实质研发而完成。 2000年这几家公司发起成立了 SD 协会(Secure Digital Association 简称 SDA)，阵容强大，吸引了大量厂商参加。其中包括 IBM， Microsoft， Motorola， NEC、 Samsung 等。在这些领导厂商的推动下， SD 卡已成为目前消费数码设备中应用最广泛的一

一、LED流水灯实验及仿真语法方面：在定义寄存器时，如果寄存器在 always 块里使用必须定义为 reg 类型；如果仅是用于连线或是直接赋值需定义为 wire 类型；输入信号的类型不能定义为 reg 型...

导读：在很多 FPGA 芯片内部都集成了 PLL，其他厂商可能不叫 PLL，但是也有类似的功能模块，通过 PLL 可以倍频分频，产生其他很多时钟。本实验通过调用 PLL IP core 来学习 PLL 的使用方法。一、实验原理PLL(phase-locked loop)，即锁相环。是 FPGA 中的重要资源。由于一个复杂的 FPGA 系统往往需要多个不同频率，相位的时钟信号。所以，一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。FPGA 的设计中，时钟系统的 FPGA 高.

文章目录一、按键入门1.1、实验原理1.2、程序设计1.3、对应的PDS工程分析1.4、实验现象二、按键消抖一、按键入门1.1、实验原理PGL22G 上含有 4 个用户按键 KEY1~KEY4， 其中 KEY1/RST 按键为后续程序中会用到的复位按键， 与其他三个按键无本质区别， 四个按键都连接到 FPGA 的普通的 IO 上，按键低电平有效，当按键按下， FPGA 的 IO 输入电压为低，当没有按键按下时， FPGA的 IO 输入电压为高。 按键与FPGA连接示意图如下：1.2、程序设计这个

一文快速上手基于PGL22G的FPGA开发流程~