__你跺你也麻__-优快云博客

运行结果显示，“==”比较出现x或者z时，比较结果无一例外均是x。“===”比较四值逻辑时，能够出现正确的比对结果。当“==”比较四值逻辑时，第一位就不相等时，即使有x或者z打印结果也是0，因为仅根据第一位的比较已经确定不相等了。两者都是相等或比较运算符。“==”检查二值逻辑相等，而“===”检查四值逻辑相等。使用“===”比较四值逻辑，如果出现或者z，则结果为0或1，能够正确的进行比较。使用“==”比较四值逻辑，如果出现x或者z，则结果为x。

2023-07-03 21:46:35 1689 4

原创 UVM中TLM1.0通信

UVM中TLM1.0通信

2023-06-11 12:28:43 499

原创 system verilog ref的理解

对systemverilog中ref的一些理解

2023-06-08 16:14:18 326

原创 UVM_PHASE的执行顺序

uvm phase的执行顺序

2023-06-06 15:20:21 3977

原创关于8421BCD码与余三码

余三码存在必要性

2023-06-02 19:00:45 2398

m0_69999886的博客

原创简单的UVM项目完整代码

原创基于SV验证语言的异步FIFO环境搭建

原创基于SV验证语言的同步FIFO环境搭建

原创关于Synopsys AXI VIP中的SLAVE response的一些设置

原创 apb_watchdog的一些功能覆盖率实例

原创 apb_watchdog(Synopsys APB VIP配置)

原创 apb_watchdog(apb总线配置watchdog模块验证)寄存器模型

原创 apb_watchdog(apb总线配置watchdog模块验证)二

原创 apb_watchdog(apb总线配置watchdog模块验证)

原创 AMBA协议及Synopsys VIP波形解读

原创关于fork join_none线程以及automatic

原创 UVM环境中查看代码覆盖率

原创 UVM的callback机制

原创 Synosys ahb vip环境与SINGLE,INCR,WRAP transaction 配置

原创 sv中 “==“与“===”详解

原创 UVM中TLM1.0通信

原创 system verilog ref的理解

原创 UVM_PHASE的执行顺序

原创关于8421BCD码与余三码

空空如也

空空如也