自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

随缘分享

随缘分享

  • 博客(68)
  • 资源 (11)
  • 收藏
  • 关注

原创 av1学习笔记(二):sequence_header_obu

obu_type = OBU_SEQUENCE_HEADER时,obu为sequence_header_obu,剩下的码流表示图像最大宽高等一系列的配置信息;此后的obu将采用这些信息来解码后续码流

2025-01-06 21:29:32 991

原创 av1学习笔记(一):码流的整体框架

av1学习笔记

2025-01-03 22:12:56 1149

原创 数字ic设计bug:寄存器翻转错误

寄存器未按指定条件翻转,满足翻转条件,但未翻转。

2024-11-26 00:22:01 477

原创 脉冲信号的跨时钟传输

clock1时钟域下的脉冲信号a, 传输到clock2时钟域下的脉冲信号b3代码如下所示,(a_latch为1时,a不能发送新的脉冲if(!a_2d <=a_d;endif(!b2 <= ‘d0;endif(!

2024-11-14 18:46:45 341

原创 数字IC时序基础:名词解释

Tco​。

2024-11-07 20:25:40 1215

原创 Bug记录 : Verilog计算有符号数时的位宽问题

由于位宽为A_WIDTH的有符号数a[A_WIDTH - 1 : 0]的表示范围为−2AWIDTH−12AWIDTH−1−1−2AW​IDTH−12AW​IDTH−1−1因此求有符号数a[A_WIDTH - 1 : 0]的绝对值,其绝对值的位宽也应为A_WIDTH (a_abs[A_WIDTH - 1 : 0])

2024-11-05 18:23:19 474

原创 数字IC开发:布局布线

本文是对布局布线的一个简单介绍

2024-10-28 22:08:25 1410 2

原创 Soc和芯片IP

soc和IP的关系

2024-10-25 12:09:59 555 3

原创 lint warning: Detected unload(unconected) net

若 cur_state在代码中的取值范围是(0,12)即从代码角度分析,cur_state== 15不成立;则A == 0恒成立;lint软件可能会将。从而报warning: Detected unload(unconected) net a, a在代码里虽然连接到了输出端口o_b,当某个变量定义赋值后,未被使用时,lint会报这个warning;但有时我们使用了该变量,依然可能报这个warning;

2024-09-11 20:58:42 308 2

原创 verilog数据自动扩展位宽问题

如代码中所示,a + b > c 的计算中,由于c是2bit,所以左边a+b的运算结果只会取低2bit;由于a+b的最大值是3bit数,因此c扩展1bit,或者将c设为3bit,便可得到正确运算结果。a+b = ‘d6 = ‘b110, 只取2bit则为 ‘b10 = ‘d2;

2024-07-27 16:57:57 427

原创 Verilog代码bug:一种特殊的组合逻辑环

本文主要记录遇到过的一种特殊的逻辑环

2024-05-14 22:03:39 785 2

原创 Verilog代码优化技巧

verilog设计的一些代码优化技巧

2024-02-07 21:47:33 1426

原创 vp9协议梳理-header头文件

本文是对vp9视频码流中header中包含的语法元素的一个分类整理,及其对具体的解码过程的影响的分析

2024-01-29 22:13:10 1189

原创 Vp9解码方式概述 -- Parsing Process

本文是对vp9协议第9章,解析字符串函数的一个梳理,主要对几张解析类型(Type)的流程进行梳理

2024-01-25 22:17:58 1776

原创 vp9协议笔记

本文主要是对vp9协议的梳理

2024-01-23 21:15:16 1824

原创 数字ic设计技巧:添加debug信号

在数字ic设计的过程中,我们常常通过添加一些debug信号来调试代码,以便快速定位问题,本文介绍了一些简单的debug信号添加逻辑

2023-12-05 21:28:25 863

原创 了解Verilog中‘signed‘的作用:处理有符号数

在Verilog中,数据类型'signed'扮演着重要的角色。它用于处理有符号数,为设计者提供了更丰富的表达能力和灵活性。本文将深入探讨Verilog中'signed'在乘法和加法运算中的作用及其用法,并使用无符号器件,搭建一个有符号的乘法器和加法器;

2023-09-04 22:49:37 7881

原创 CABAC编解码原理分析

本文主要对cabac编解码的原理进行分析

2023-06-19 21:18:06 8487 7

原创 从学校到职场

与在学校不同,在职场中,我们可能每天要和很多人打交道,同时负责着很多个不同的事情。本文主要是介绍职场上的一些合作沟通等技巧,以便于帮我们更好的做好本质工作

2023-05-20 21:58:33 986 4

原创 速率控制(RATE control, RC)原理简介

速率控制(RATE control, RC)是H265中用于控制传输速率的一种技术

2023-05-19 21:42:32 1075

原创 H.265/HEVC编码原理及其处理流程的分析

H.265/HEVC编码的框架图,查了很多资料都没搞明白,各个模块的处理的分析网上有很多,很少有把这个流程串起来的。本文的主要目的是讲清楚H.265/HEVC视频编码的处理流程,不涉及复杂的计算过程。

2023-05-19 21:33:09 6487 2

原创 数字IC中时钟频率和综合面积的关系

综合RTL代码时发现,时钟频率设的越高,综合出的面积就越大,本文试着从MOS层面分析下原因

2023-05-18 12:18:17 1919 5

原创 振铃效应与样点自适应补偿(Sample Adaptive Offset,SAO)技术

本文主要对SAO的几种补偿方式进行简要介绍

2023-05-17 17:38:15 1582

原创 H265/HEVC名词解释-- CTU,CTB,CU,CB,TU,PU,TB,PB,LCU,Slice,Tile,Chroma,Luma,I帧,B帧,P帧

学H265的时候,一堆名词 CTU,CTB,CU,CB,TU,PU,TB,PB,LCU,Slice,Tile,Chroma,Luma,I帧,B帧,P帧,绕的头疼,写篇博客汇总一下

2023-04-23 14:20:25 3611 4

原创 verilog实现除法器运算

本文通过verilog实现了一个位宽参数可配置的除法运算模块

2023-03-15 19:53:10 4199 4

原创 数字IC设计工程师一般都干什么

简单来说,数字IC设计工程师一般就是负责写verilog代码(当然,不是仅仅写个代码)。本文主要对数字IC设计的工作流程进行简单的介绍,也算是对我从业一年来的总结

2023-01-31 21:45:32 5281 10

原创 为什么数字IC的模块输出要尽量写成寄存器(reg)类型?

数字IC设计中,我们通常要求模块的输出为寄存器类型,本文主要讲讲为什么输出需要设计成寄存器类型

2022-08-19 18:46:23 3280 4

原创 数字IC设计笔试题汇总(四):一些基础知识点

一些数字IC笔试的基础知识点

2022-08-05 20:06:05 927

原创 数字IC设计中为什么要避免锁存器(Latches)

本文主要讲下什么是锁存器,什么情况下会出现锁存器,以及锁存器的危害...

2022-08-05 20:02:02 5186 10

原创 数字IC设计中基本运算的粗略的延时估计

本文以与逻辑门电路为最小单位,对数字IC中的一些基本逻辑运算的延时进行了粗略的评估分析。

2022-08-04 19:07:43 3136

原创 数字IC设计笔试题汇总(三)

秋招了,这篇博客记录了一些最近看见的数字IC设计相关的笔试题,仅供参考

2022-07-16 12:47:09 2757

原创 数字IC设计笔试题汇总(二)

快秋招了,这篇博客记录了一些最近看见的数字IC设计相关的笔试题,仅供参考

2022-07-10 12:23:54 2089 7

原创 数字IC设计笔试题汇总(一)

快秋招了,记录了一些最近看见的数字IC设计相关的笔试题

2022-07-03 17:16:08 6968 8

原创 数字IC设计经验整理(二)

一些verilog编程经验

2022-06-22 21:53:35 727

原创 数字IC设计经验整理(一)

本篇博客主要是对从事数字IC设计一个多月的verilog编程的总结

2022-06-11 15:24:27 3669

原创 数字IC设计中的握手与反压

数字IC设计中的握手与反压 本文的主要目的是介绍清楚数字IC设计中握手和反压的原理和意义如图所示,信号从输入端到A,经过模块A处理后,再送入到B模块进行处理。为了防止B错误读取A中的数据,A与B之间添加了信号Valid,只有当Valid信号为真时,A输出的数据才是有效数据,同时,为了防止B出现问题,A与B之间还加入了一个引脚Ready,B拉高该电平时,表明当前B模块可以接收、处理信号。只有当A送给B的信号有效(Valid为真),B此时做好的准备可以接收A的数据了(Ready为真),此时,数据才被顺利的

2022-05-08 22:45:37 8239 9

原创 锁存器,D触发器和寄存器的关系与区别

这篇博客主要解释锁存器,D触发器和寄存器的工作原理以及他们的关系和区别

2022-04-24 22:46:01 9847 2

原创 基于FPGA的LSTM加速器设计(MNIST数据集为例)

摘要本文以MNIST手写数字识别任务为例,使用FPGA搭建了一个LSTM网络加速器,并选取MNIST数据集中的10张图片,通过vivado软件进行仿真验证。实验结果表明,本文设计的基于FPGA的LSTM网络加速器可以完成图片分类任务,其准确率为90%(10张图片,1张分类错误)。本文主要分为四部分,第一章为LSTM硬件加速器的原理介绍,第二章为软件部分的程序设计思路,第三章为FPGA硬件部分的设计思路,第四章对全文进行总结。本文所设计的LSTM硬件加速器的完整的工程文件已上传,并在文末对工程文件进行了简单

2022-02-02 21:52:40 12506 450

原创 如何用Latex写一篇小论文

如何用Latex写一篇小论文Latex是目前常用的一种写科研论文的工具,只需要按照提出的模板写,latex会自动编译出符合论文格式的PDF文件。这篇博客从Latex工具的简介,安装到一篇小论文的完成,对Latex的基础指令进行了详细的介绍。文章目录如何用Latex写一篇小论文1. Latex运行环境2. Latex基本操作和指令介绍2.1 Latex文件介绍2.2 加载模板2.3 参考文献的引用2.4 图片,公式和表格1. Latex运行环境使用Latex写论文,首先要安装latex文件的运行

2021-11-24 18:52:16 11312

原创 Latex编译报错 “Undefined control sequence. \chapter“

问题描述:用Latex写大论文时,\chapter{} 编译不了,或者编译出来有问题。报错信息:“Undefined control sequence. \chapter{XX}”解决方案:应该是texlive版本的问题,我用texlive2021编译不了,报错,但是重新下载安装texlive2020版就编译成功了。texlive和teXstudio的安装下载及配置可以参考这篇博客:LaTeX-TeXlive和TeXstudio的下载、安装配置及使用...

2021-10-19 17:28:26 6006 1

基于FPGA的LSTM加速器设计(MNIST数据集为例)

以MNIST手写数字识别任务为例,使用FPGA搭建了一个LSTM网络加速器,并选取MNIST数据集中的10张图片,通过vivado软件进行仿真验证。实验结果表明,本文设计的基于FPGA的LSTM网络加速器可以完成图片分类任务,其准确率为90%(10张图片,1张分类错误),详细的介绍见我博客。https://blog.youkuaiyun.com/kuan__/article/details/122769688?spm=1001.2014.3001.5501

2022-02-02

pytorch分块循环矩阵压缩(block-circulant)的实现.py

写了一个pytorch框架下对LSTM的矩阵实现分块循环矩阵压缩的方法 参考这篇博客:https://blog.youkuaiyun.com/kuan__/article/details/116600433

2021-07-20

基于51单片机的多功能温度监测系统.zip

用HC6800-EM3开发板(一种普中科技的51单片机开发板)搭建了一个多功能的温度监测系统。具体的描述见这篇博客:https://blog.youkuaiyun.com/kuan__/article/details/118389322

2021-07-01

基于单片机的智能电饭煲控制系统的设计.zip

这篇博客主要是用15单片机(和51单片机差不多)做一个智能电饭煲系统。详细介绍参考这篇博客: https://blog.youkuaiyun.com/kuan__/article/details/117819968

2021-06-11

pytorch框架下模型的LSTM层的自定义量化

这个文件是pytorch框架下,对模型LSTM层权值的对数量化,相关表述参考这篇博客: https://blog.youkuaiyun.com/kuan__/article/details/112426594,直接运行工程中的main.py文件,可得到量化后的权值。

2021-05-31

pytorch自定义RNN.zip

使用pytorch框架自定义了一个LSTM结构,压缩文件包含两个文件,一个是modules.py是编写的自定义LSTM结构,IMDB.py文件是使用modules.py里自定义的LSTM结构搭建的网络模型。pytorch自定义多层双向LSTM结构的程序详解可以参考这篇博客:https://blog.youkuaiyun.com/kuan__/article/details/114652053

2021-03-11

FPGA实现FIFO结构

该程序是基于quartus FPGA开发板的模拟FIFO程序; 4个拨码开关为输入数据端口,两个独立按键控制读写操作,4个led灯表示当前FIFO的输出;两个led灯表示FIFO的”写满“”读空“两种状态;FIFO大小为16; 按下”写“按键时,系统将拨码开关当前的状态写入FIFO,若写满了16个数,”写满“的led灯亮;按下”读“按键时,系统将最先写入FIFO的值读出,用4个led灯表示,若已经将所有值读出,则“读空”led灯亮;

2021-01-07

pytorch-topk.py

以MNIST数据集为例,对LSTM的权重矩阵实现top-k剪枝(7,2),介绍了如何在pytorch框架下实现top-k剪枝。详细讲解参考这篇博客:https://blog.youkuaiyun.com/kuan__/article/details/111665163

2020-12-25

将pytorch的权值矩阵导入FPGA中

本资源包含一个python文件和一个verilog文件,python文件使用pytorch框架搭建了一个RNN模型,并将RNN模型的LSTM层的一个权值矩阵,以二进制定点补码的形式输出,存储为coe文件;verilog文件在xilinx里初始化了一个ROM的IP核,用于加载coe文化,存储权值矩阵,并写了仿真程序将ROM中的矩阵读取出来。 关于这个工程的解释,可以参考这篇博客https://blog.youkuaiyun.com/kuan__/article/details/110453686

2020-12-01

pytorch量化意识训练程序(notebook打开)

pytorch支持伪量化(权重是32位位浮点数,但大小和8位数大小相同),将权重进行伪量化,再对伪量化后的模型进行量化意识训练。(虽然是以32位浮点数进行的训练,但结果与8位定点数的结构一致)

2020-11-09

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除