17,FPGA_Verilog基础篇:verilog之for循环

*******私信博主请加V:FPGA_GO*******

///

1,FPGA_Verilog基础篇:Verilog发展进程-优快云博客

2,FPGA_Verilog基础篇:理解Verilog的四值逻辑-优快云博客

3,FPGA_Verilog基础篇:Verilog中数值的表示-优快云博客

4,FPGA_Verilog基础篇:信号声明类型-优快云博客

5,FPGA_Verilog基础篇:模块的端口声明-优快云博客

6,FPGA_Verilog基础篇:verilog语言的操作符-优快云博客

7,FPGA_Verilog基础篇:verilog基本逻辑运算-优快云博客

8,FPGA_Verilog基础篇:verilog关系操作的逻辑运算实现-优快云博客

9,FPGA_Verilog基础篇:veriolg算术运算-优快云博客

10,FPGA_Verilog基础篇:verilog移位操作-优快云博客

11,FPGA_Verilog基础篇:关系操作符简介-优快云博客

12,FPGA_Verilog基础篇:拼接运算符简介-优快云博客

13,FPGA_Verilog基础篇:verilog数值的位宽扩展规则-优快云博客

14,FPGA_Verilog基础篇:verilog移位与拼接实现-优快云博客

15,FPGA_Verilog基础篇:verilog双向inout接口表示_fpga inout端口-优快云博客

16,FPGA_Verilog基础篇:verilog之锁存器和触发器-优快云博客

17,FPGA_Verilog基础篇:verilog之for循环-优快云博客

18,FPGA_Verilog基础篇:verilog之函数用法-优快云博客

19,FPGA_Verilog基础篇:verilog之任务用法-优快云博客

20,FPGA_Verilog基础篇:verilog之任务与函数用法比较-优快云博客

21,FPGA_Verilog基础篇:verilog之宏define介绍-优快云博客

22,FPGA_Verilog基础篇:verilog之条件编译指令介绍-优快云博客

23,FPGA_Verilog基础篇:verilog之参数parameter介绍-优快云博客

24,FPGA_Verilog基础篇:verilog之本地参数localparam-优快云博客

25,FPGA_Verilog基础篇:verilog之generate生成块-优快云博客

26,FPGA_Verilog基础篇:verilog之常数规则-优快云博客

27,FPGA_Verilog基础篇:verilog中整数运算的位宽和符号规则-优快云博客

28,FPGA_Verilog基础篇:verilog中的字符串表示-优快云博客

29,FPGA_Verilog基础篇:verilog中带整数的算术表达式分析-优快云博客

30(结束篇),FPGA_Verilog基础篇:verilog中的数值运算规则总结-优快云博客

///

本篇博主介绍目前在verilog语言中,唯一可以被综合成电路的循环:即常数循环次数的for循环。

for循环的一般形式是:

for(variable = start_value; continue_condition; circle_express)

begin

       operations……

end

其中,varible是一个变量名;start_value是变量的初始值;continue_condition是循环的继续条件;circle_express是每个循环的步进操作;operations是每次循环的操作。要想for循环能够被综合,循环的次数必须为确定值。

下面举例说明for循环的可综合特性:

for(loop=0; loop<10; loop=loop+1)//可综合,循环次数为10

for(loop=0; loop<10; loop=loop+2)//可综合,循环次数为5

for(loop=variable; loop<10; loop=loop+1)//初始值为变量不可综合

for(loop=0; loop<variable; loop=loop+1)//结束条件为变量不可综合

for(loop=0; loop<10; loop=loop+ variable)//步长为变量不可综合

下面给出for循环实际应用于多级寄存器链的关键代码:

module DFF_link(

       input                    clk,

       input                    rst,

       input      [7:0]      data_i,

       output    [7:0]      data_o

);

       localparam    Number_reg = 16;  //定义需要循环的寄存器数量

       reg [7:0] dff[Number_reg-1:0];//本例为16个寄存器

       integer   loop;//循环变量最好定义成integer

                             //当定义成reg型时要注意loop位宽

       always @(posedge clk or negedge rst)

              if(!rst)

                     begin

                            for(loop = 0; loop <= Number_reg-1; loop = loop+1)

                                   dff[loop] <= 8'd0

                     end

              else

                     begin

                            dff[0]<=data_i;

                            for(loop = 1; loop <= Number_reg-1; loop = loop+1)

                                   dff[loop] <= dff[loop-1]

                     end

       assign data_o = dff[15];

endmodule

我们需要注意,在实际电路中并没有loop这个变量,它只在综合里起作用,告诉综合器软件要重复几遍for操作。

for循环在实际的工程中,有非常大的实用价值,可以极大的简化代码,提高工作效率,我们可以认为就如同c语言中for循环功能一样,但在verilog中使用时要注意它的使用规则与c语言不同之处。

点赞加关注博主(IDFPGA小飞)的博文,咱们一起学习、一起进步吧

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值