*******私信博主请加V:FPGA_GO*******
///
1,FPGA_Verilog基础篇:Verilog发展进程-优快云博客
2,FPGA_Verilog基础篇:理解Verilog的四值逻辑-优快云博客
3,FPGA_Verilog基础篇:Verilog中数值的表示-优快云博客
4,FPGA_Verilog基础篇:信号声明类型-优快云博客
5,FPGA_Verilog基础篇:模块的端口声明-优快云博客
6,FPGA_Verilog基础篇:verilog语言的操作符-优快云博客
7,FPGA_Verilog基础篇:verilog基本逻辑运算-优快云博客
8,FPGA_Verilog基础篇:verilog关系操作的逻辑运算实现-优快云博客
9,FPGA_Verilog基础篇:veriolg算术运算-优快云博客
10,FPGA_Verilog基础篇:verilog移位操作-优快云博客
11,FPGA_Verilog基础篇:关系操作符简介-优快云博客
12,FPGA_Verilog基础篇:拼接运算符简介-优快云博客
13,FPGA_Verilog基础篇:verilog数值的位宽扩展规则-优快云博客
14,FPGA_Verilog基础篇:verilog移位与拼接实现-优快云博客
15,FPGA_Verilog基础篇:verilog双向inout接口表示_fpga inout端口-优快云博客
16,FPGA_Verilog基础篇:verilog之锁存器和触发器-优快云博客
17,FPGA_Verilog基础篇:verilog之for循环-优快云博客
18,FPGA_Verilog基础篇:verilog之函数用法-优快云博客
19,FPGA_Verilog基础篇:verilog之任务用法-优快云博客
20,FPGA_Verilog基础篇:verilog之任务与函数用法比较-优快云博客
21,FPGA_Verilog基础篇:verilog之宏define介绍-优快云博客
22,FPGA_Verilog基础篇:verilog之条件编译指令介绍-优快云博客
23,FPGA_Verilog基础篇:verilog之参数parameter介绍-优快云博客
24,FPGA_Verilog基础篇:verilog之本地参数localparam-优快云博客
25,FPGA_Verilog基础篇:verilog之generate生成块-优快云博客
26,FPGA_Verilog基础篇:verilog之常数规则-优快云博客
27,FPGA_Verilog基础篇:verilog中整数运算的位宽和符号规则-优快云博客
28,FPGA_Verilog基础篇:verilog中的字符串表示-优快云博客
29,FPGA_Verilog基础篇:verilog中带整数的算术表达式分析-优快云博客
30(结束篇),FPGA_Verilog基础篇:verilog中的数值运算规则总结-优快云博客
///
咱们在前面博文“veriog模块的端口声明”中简单提到了inout类型的信号,但在代码中如何使用却没有说,本篇就聊聊inout信号的使用方法。
现在约定,对于芯片的操作定义读写。也就是说,读操作意味着芯片向外输出数据,写操作意味着向芯片内写入数据。我们定义芯片的读使能信号RD_IN和写使能信号WR_IN为高电平有效,芯片的数据总线设为DATA_BUS,芯片的输出数据在输出信号DATA_ENABLE为高电平时有效,芯片的输入数据在输入信号WR_IN为高电平时有效。具体的时序图如下图1所示:
图1:数据总线接口时序
FPGA关键代码如下:
module Bus_interface(
inout [15:0] DATA_BUS,
input WR_IN,
input RD_IN,
……
output DATA_ENABLE,
……
);
wire [15:0] in_data;
wire [15:0] out_data;
assign in_data = DATA_BUS; //inout 信号作为输入信号
assign DATA_BUS = (DATA_ENABLE) ? out_data : 16'hz;//inout 信号作为三态输出信号
endmodule
总结一句话:输入一直可读;输出三态使能赋值,其他时刻高阻;
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起学习、一起进步吧~