第一FPGA-优快云博客

原创 vivado 报错类型：ERROR: [Common 17-161] \ ERROR: [BD 41-1273]

vivado 报错类型：ERROR: [Common 17-161] \ ERROR: [BD 41-1273]

2025-02-21 08:42:44 369

原创 Verilog 实现32位并行CRC编解码可在一个时钟周期出结果

Verilog 实现32位并行CRC编解码可在一个时钟周期出结果CRC简介CRC(Cyclic Redundancy Check，循环冗余校验）是数据帧传输中常用的一种差错控制编码方式，针对要发送的数据帧，使用一些特定的多项式可以计算出CRC校验结果，CRC校验结果和原始数据一起传输到接收端。接收端在接收数据的同时按照相同的多项式对接收数据进行校验运算，并将校验结果和接收的结果进行对比，如果二二者相同则认为没有发生传输错误；如果不同，则认为是发生了传输错误。从理论上说，如果接收端计算出的CRC值与

2021-09-16 10:23:11 4079 3

TA关注的人

baozouxiaoluoli的博客

原创 vivado 报错类型：ERROR: [Common 17-161] \ ERROR: [BD 41-1273]

原创 Verilog 实现32位并行CRC编解码可在一个时钟周期出结果

原创 vivado 分析综合时，显示 synthesis failed，且没有给出错误类型

CRC32-PARA.txt

jtag 被动启动 zynq程序

原创 vivado 报错类型：ERROR: [Common 17-161] \ ERROR: [BD 41-1273]

原创 Verilog 实现32位并行CRC编解码 可在一个时钟周期出结果

原创 vivado 分析综合时，显示 synthesis failed，且没有给出错误类型

CRC32-PARA.txt

jtag 被动启动 zynq程序

原创 Verilog 实现32位并行CRC编解码可在一个时钟周期出结果