FPGA 学习系列（2）：Verilog 语法基础

FPGA 学习系列（2）：Verilog 语法基础

Verilog 是 FPGA 设计中最常用的硬件描述语言（HDL），用于描述和模拟数字电路。本篇博客将介绍 Verilog 的基本语法，包括模块结构、数据类型、运算符、控制语句和常见的设计模式。

---

1. Verilog 语言概述

Verilog 由 门级建模、数据流建模、行为建模 三种不同级别的描述方式组成：

• 门级建模（Gate Level Modeling）：使用基本逻辑门描述电路，接近硬件物理结构。
• 数据流建模（Data Flow Modeling）：使用 assign 语句进行组合逻辑建模，类似数学方程式。
• 行为建模（Behavioral Modeling）：使用 always 代码块和 if-else、case 等控制语句建模，抽象程度较高。

Verilog 代码一般由 模块（module） 组成，每个模块描述一个独立的硬件功能。

---

2. Verilog 代码结构

一个基本的 Verilog 代码结构如下：

module 模块名 (端口列表);
    // 端口定义
    input wire 输入信号;
    output reg 输出信号;
    
    // 内部信号
    wire some_wire;
    reg some_reg;

    // 逻辑描述
    assign s