- 博客(10)
- 收藏
- 关注
原创 FPGA GTH 实现QSFP光口通信(三)——单路数据对齐
UltraScale xczu9eg 平台 GTH ,实现光口通信单路数据的对齐。
2024-04-15 15:42:05
3271
2
原创 VIVADO SDK Jtag Dbug 程序时断点调试一直在Disassembly中循环,无法进入main函数
FPGA ZYNQ,PS端程序运行时在DDR中占用一部分空间当作ram使用,如果DDR有问题,那程序无法继续运行下去。
2024-03-07 15:02:07
1753
原创 Verilog 多段式状态机写法及Vivado生成原理图对比
Verilog状态机通常有三种:一段式、二段式、三段式。一般三段式生成的原理图较简洁。
2024-01-29 16:52:40
1213
原创 VMware减少占用磁盘空间
vmware-toolbox-cmd 或 vmware-vdiskmanager.exe 方法瘦身VMware
2024-01-18 15:39:49
2720
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人