tang7mj的博客

移位寄存器（Shift Register）不仅具有存储代码的功能，还具有移位功能。移位功能是指寄存器内存储的代码在移位脉冲的作用下依次左移或右移。移位寄存器不仅可以用来寄存代码，还可以实现数据的串行-并行转换、数值的运算以及数据处理等。如图6.3.1所示的电路是由边沿触发方式的D触发器组成的4位移位寄存器，其中第一个触发器FF₀的输入端接收输入信号，其余触发器输入端均与前边一个触发器的Q端相连。在时钟上升沿同时作用于所有触发器时，触发器输入端（D端）的状态尚未改变，因此FF₀按Q₀原来的状态翻转，FF₁按Q

时序逻辑电路是区别于组合逻辑电路的一类重要电路。在组合逻辑电路中，任一时刻的输出信号仅依赖于当前的输入信号，而在时序逻辑电路中，输出信号不仅取决于当前输入信号，还取决于电路的当前状态，即电路的历史输入。因此，时序逻辑电路需要具备记忆功能。组合逻辑电路：负责当前输入信号和存储电路输出信号的逻辑运算。存储电路：负责记忆电路的状态，通常由触发器（如D触发器、JK触发器等）构成。例如，图6.1.1中的串行加法器电路展示了时序逻辑电路的典型结构。

通过以上分析，我们了解到时序逻辑电路不仅依赖于当前输入信号，还依赖于电路的状态。这使得时序逻辑电路在逻辑功能和电路结构上具有独特的特点。在设计与分析时序逻辑电路时，需要综合考虑状态变量、输入信号及其相互关系，采用系统化的方法进行分析与设计。

存储器是一种能够存储大量二值信息（或称为数据）的器件。由于计算机以及其他一些数字系统在工作过程中需要对大量的数据进行存储，因此存储器成了计算机和这些数字系统不可缺少的组成部分。本文讨论的是用半导体集成电路制成的各种半导体存储器。随着计算机处理数据量的增加和运算速度的提高，存储器需要具有更大的存储容量和更快的存取速度。因此，存储容量和存取速度是衡量存储器性能的两个最重要的指标。

寄存器（Register）能够寄存一组二值代码，它被广泛应用于数字计算机和各种复杂数字系统当中。由于一个触发器能够储存一位二值代码，所以用N个触发器组成的寄存器能够储存一组M位的二值代码。

触发器与锁存器的不同在于，它除了置1、置0输入端以外，又增加了一个触发信号输入端。只有当触发信号到来时，触发器才能按照输入的置1、置0信号置成相应的状态，并保持下去。我们将这个触发信号称为时钟信号(CLOCK)，记作CLK。当系统中有多个触发器需要同时动作时，就可以用同一个时钟信号作为同步控制信号了。触发信号的工作方式可以分为电平触发、边沿触发和脉冲触发三种。下面将会看到，在不同的触发方式下，触发器的动作过程各具有不同的动作特点。掌握这些动作特点，对于正确使用触发器是十分必要的。图5.3.1(a)是电平触发

Q=0, Q'=1为锁存器的0状态。因为锁存器新的状态Q'（也称为次态）不仅与输入状态有关，而且与锁存器原来的状态Q（也称为初态）有关，所以将Q也作为一个变量列入了真值表，并将Q称为状态变量，将这种含有状态变量的真值表称为锁存器的特性表（或功能表）。由于S'=R'=0时出现非定义的Q=Q'=1状态，而且当S'和R'同时回到高电平以后锁存器的状态难以确定，所以在正常工作时同样应当遵守S'R'=1的约束条件，即不应加以S'=R'=0的输入信号。实质上这是一个用已知的R'和S'的状态确定Q和Q'状态的问题。

在复杂的数字电路中，不仅需要对各种数字信号进行算术运算和逻辑运算，而且还需要在运算过程中不断地将运算数据和运算结果保存起来。因此，存储电路就成为计算机以及所有复杂数字系统不可缺少的组成部分。通常将只能存储一位数据的电路叫做存储单元，将用于存储一组数据的存储电路叫做寄存器 (Register)，将用于存储大量数据的存储电路叫做存储器 (Memory)。寄存器和半导体存储器中都包含了许多存储单元。半导体存储电路中使用的存储单元可以分为静态存储单元和动态存储单元两大类。

上述例子都是采用“自底向上”的设计方法，在已有的中规模集成电路的基础上来完成设计和实现。在采用“自顶向下”的设计方法时，首先也是要对整个设计任务进行分块划分，然后再分别对每个模块进行设计实现。在选用大规模集成电路器件进行设计时，通常都采用“自顶向下”的设计方法。其中包括底层的设计都是利用EDA工具来辅助完成的。

在数字系统中，为了区分一系列不同的事务，将其中的每个事物用一个二值代码表示，这就是编码的含义。在二值逻辑电路中，信号都是以高、低电平的形式给出的。因此，编码器（Encoder）的逻辑功能就是将输入的每一个高、低电平信号编成一个对应的二进制代码。目前经常使用的编码器有普通编码器和优先编码器两类。在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。现以3位二进制普通编码器为例，分析一下普通编码器的工作原理。图4.4.1是3位二进制编码器的框图，它的输入是 𝐼0∼𝐼7I0​∼I7​，八个高电平

如果要求用其他类型的门电路来组成这个逻辑电路，则为了得到最简单的电路，化简的结果亦需相应地改变。在使用小规模集成的逻辑门电路进行电路实现时，为获得最简单的设计结果，应将函数式化成最简形式，即函数式相加的乘积项最少，而且每个乘积项中的因子也最少。如果对所用器件的种类有附加的限制（例如只允许用单一类型的与非门），则还应将函数式变换成与器件种类相适应的形式。设计组合逻辑电路的主要工作是根据给出的实际逻辑问题，完成实现这一逻辑功能的最简逻辑电路。在许多情况下，设计要求是用文字描述的一个具有一定因果关系的事件。

所谓分析一个给定的组合逻辑电路，就是要通过分析找出电路的逻辑功能。通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最后得到表示输出与输入关系的逻辑函数式。为了使电路的逻辑功能更加直观，有时还可以将逻辑函数式转换为真值表的形式。当这个二进制数在6和10之间时 𝑌1Y1​ 为1，而当这个二进制数大于或等于11时 𝑌2Y2​ 为1。可见，一旦将电路的逻辑功能列成真值表，它的功能也就一目了然了。从上面的逻辑函数式中我们还不能立刻看出这个电路的逻辑功能和用途。通过以上步骤，可以系统地设计组合逻辑电路。

根据逻辑功能的不同特点，可以将数字电路分成两大类：一类称为组合逻辑电路（Combinational Logic Circuit，简称组合电路），另一类称为时序逻辑电路（Sequential Logic Circuit，简称时序电路）。在组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。这就是组合逻辑电路在逻辑功能上的共同特点。图4.1.1就是一个组合逻辑电路的例子。它有三个输入变量A、B、C和两个输出变量S和CO。

根据表3.3.2和表3.4.1的数据，所有TTL电路的高电平最大输出电流都在0.4mA以上，低电平最大输出电流都在8mA以上，而74HC和AHC系列CMOS电路的高、低电平输入电流都在1μA以下。当驱动电路的最大输出电流不足以满足负载电路的要求时，需要在驱动电路和负载电路之间加入一个接口电路，将驱动电路的输出电流扩展至负载电路要求的数值，如图3.7.4(a)所示。早期的TTL和CMOS电路都采用了5V的电源电压，而后来出现的低压CMOS电路经常在3.3V、2.5V、1.8V，甚至1.2V的低电压下工作。

Bi-CMOS电路是双极型CMOS (Bipolar-CMOS) 电路的简称。为了加快 𝑇1T1​ 和 𝑇3T3​ 的截止过程，要求 𝑅1R1​ 和 𝑅2R2​ 的阻值尽量小，而为了降低功耗，又要求它们的阻值尽量大，这两者显然是矛盾的。因此，目前的Bi-CMOS反相器多采用图(b)所示的电路结构，以 𝑇5T5​ 和 𝑇6T6​ 取代图(a)中的 𝑅1R1​ 和 𝑅2R2​，形成有源下拉式结构。Bi-CMOS电路结合了CMOS电路的低功耗和双极型电路的高驱动能力，特别适合需要高驱动电流和高速运作的应用场景。

虽然ECL电路与TTL电路几乎同时研发成功并投入使用，但由于ECL电路是专门针对超高速数字系统的应用而设计的，其应用范围和普及程度不如TTL电路广泛，标准化系列产品的种类也不像TTL电路那样丰富。ECL（发射极耦合逻辑）电路是一种非饱和型的高速逻辑电路，使用双极型三极管作为开关元件，因此属于双极型集成电路。与 TTL 电路不同，ECL 电路中的三极管工作在非饱和的线性区，以提高开关速度，减少传输延迟时间。通过优化电路结构和制造工艺，ECL电路在保持高速度的同时，逐步降低功耗，提高综合性能。

TTL是三极管-三极管逻辑(Transistor-Transistor Logic)的简称。因为TTL集成电路中采用双极型三极管作为开关器件，所以在介绍TTL电路之前，我们首先需要了解一下双极型三极管的开关特性。一个独立的双极型三极管由管芯、三个引出电极和外壳组成。三个电极分别称为基极（base）、集电极（collector）和发射极（emitter）。外壳的形状和所用材料各不相同。管芯由三层P型和N型半导体结合在一起而构成，有NPN型和PNP型两种，它们的示意图如图3.4.1所示。因为在工作时有电子和空穴

在CMOS集成电路中，以金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOS管）作为开关器件。图3.3.1所示是MOS管的结构示意图和符号。在P型半导体衬底（图中用B标示）上，制作两个高掺杂浓度的N型区，形成MOS管的源极S（Source）和漏极D（Drain）。第三个电极称为栅极G（Gate），通常用金属铝或多晶硅制作。栅极和衬底之间被二氧化硅绝缘层隔开，绝缘层的厚度极薄，在0.1微米以内。图3.3.1 MOS管的

假定输入信号的高电平为 𝑉𝐻VH​，低电平为 𝑉𝐿VL​，并假定二极管 𝐷D 为理想开关元件，即正向导通电阻为0，反向内阻为无穷大，则当 𝑉𝑖𝑛=𝑉𝐻Vin​=VH​ 时，二极管 𝐷D 截止，输出 𝑉𝑜𝑢𝑡=𝑉𝐻Vout​=VH​；当外电路的等效电源 𝑉𝑎Va​ 和等效电阻 𝑅𝑎Ra​ 都很小时，二极管的正向导通压降和正向电阻都不能忽略，这时可以用图3.2.3(a)中的折线作为二极管的近似特性，并得到如图3.2.3(a)中所示的等效电路。最简单的或门电路如图3.2.6所示，它也是由二极管和电阻组成的。

用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路（Gate Circuit）或逻辑门（Logic Gate）。门电路是数字集成电路中最基本的逻辑单元。与上一章里所讲的基本逻辑运算和复合逻辑运算相对应，常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。在电子电路中，用高、低电平分别表示二值逻辑的1和0两种逻辑状态。获得高、低输出电平的基本原理可以用图3.1.1中的两个电路说明。在图3.1.1(a)所示的单开关电路中，当开关S断开时，输出电压为高电平（𝑉𝑜Vo​）；

虽然现在 𝑌1,𝑌2,𝑌3Y1​,Y2​,Y3​ 每个函数本身不是最简与或形式了，但是在用逻辑图实现式 (2.8.3) 的多输出逻辑函数时，由于每个共用项可以同时供两个输出函数使用，从而减少了所需门电路的数目，于是就得到了图 2.8.4 中的电路。在化简多输出逻辑函数的过程中，我们发现，如果不是孤立地分别对每一个输出函数进行化简，而是从整体上综合考虑进行化简，有时会获得更加简单的化简结果，使所用门电路的数目和所有门电路总的输入端数目均为最少。根据式 (2.8.2) 画出的逻辑图如图 2.8.2 所示。

从图中不难看出，为了得到最大的相邻最小项的矩形组合，应取约束项 𝑚3、𝑚9m3​、m9​ 为 1，与 𝑚1、𝑚7m1​、m7​ 组成一个矩形组。合并最小项时，究竟把卡诺图中的 × 作为 1（即认为函数式中包含了这个最小项）还是作为 0（即认为函数式中不包含这个最小项）对待，应以得到的相邻最小项矩形组合最大，而且矩形组合数目最少为原则。在存在约束项的情况下，由于约束项的值始终等于 0，所以既可以将约束项写进逻辑函数式中，也可以将约束项从函数式中删掉，而不影响函数值。但是，在确定该写入哪些约束项时尚不够直观。

在进行逻辑运算时常常会看到，同一个逻辑函数可以写成不同的逻辑式，而这些逻辑式的繁简程度又相差甚远。逻辑式越是简单，它所表示的逻辑关系越明显，同时也有利于用最少的电子器件实现这个逻辑函数。因此，经常需要通过化简的手段找出逻辑函数的最简形式。例如，有两个逻辑函数：将它们的真值表分别列出后即可见到，它们是同一个逻辑函数。显然， 𝑌2Y2​ 比 𝑌1Y1​ 简单得多。在与或逻辑函数式中，若其中包含的乘积项已经最少，而且每个乘积项里的因子也不能再减少时，则称此逻辑函数式为最简形式。

例如，三变量 A、B、C 的最大项有 (𝐴′+𝐵′+𝐶′)(A′+B′+C′)、(𝐴′+𝐵′+𝐶)(A′+B′+C)、(𝐴′+𝐵+𝐶′)(A′+B+C′)、(𝐴′+𝐵+𝐶)(A′+B+C)、(𝐴+𝐵′+𝐶′)(A+B′+C′)、(𝐴+𝐵′+𝐶)(A+B′+C)、(𝐴+𝐵+𝐶′)(A+B+C′)、(𝐴+𝐵+𝐶)(A+B+C) 共 8 个 (即 2323 个)。例如，在三变量 A、B、C 的最大项中，当 𝐴=1A=1、𝐵=0B=0、𝐶=1C=1 时，(𝐴′+𝐵+𝐶)=0(A′+B+C)=0。

今以 (𝐵+𝐶)(B+C) 代入左边等式中 𝐵B 的位置，同时以 (𝐵⋅𝐶)(B⋅C) 代入右边等式中 𝐵B 的位置，于是得到： (𝐴+(𝐵+𝐶))′=𝐴′⋅(𝐵+𝐶)′=𝐴′⋅𝐵′⋅𝐶′(A+(B+C))′=A′⋅(B+C)′=A′⋅B′⋅C′ (𝐴⋅(𝐵⋅𝐶))′=𝐴′+(𝐵⋅𝐶)′=𝐴′+𝐵′+𝐶′(A⋅(B⋅C))′=A′+(B⋅C)′=A′+B′+C′。解：已知二变量的德·摩根定理为： (𝐴+𝐵)′=𝐴′⋅𝐵′(A+B)′=A′⋅B′ 及 (𝐴⋅𝐵)′=𝐴′+𝐵′(A⋅B)′=A′+B′。

证明： 𝐴⋅𝐵+𝐴′⋅𝐶+𝐵⋅𝐶=𝐴⋅𝐵+𝐴′⋅𝐶+𝐵⋅𝐶⋅(𝐴+𝐴′)A⋅B+A′⋅C+B⋅C=A⋅B+A′⋅C+B⋅C⋅(A+A′) =𝐴⋅𝐵+𝐴′⋅𝐶+𝐴⋅𝐵⋅𝐶+𝐴′⋅𝐵⋅𝐶=A⋅B+A′⋅C+A⋅B⋅C+A′⋅B⋅C =𝐴⋅𝐵⋅(1+𝐶)+𝐴′⋅𝐶⋅(1+𝐵)=A⋅B⋅(1+C)+A′⋅C⋅(1+B) =𝐴⋅𝐵+𝐴′⋅𝐶=A⋅B+A′⋅C。证明： 𝐴⋅(𝐴+𝐵)=𝐴⋅𝐴+𝐴⋅𝐵=𝐴+𝐴⋅𝐵=𝐴⋅(1+𝐵)=𝐴⋅1=𝐴A⋅(A+B)=A⋅A+A⋅B=A+A⋅B=A⋅(1+B)=A⋅1=A。

逻辑代数的基本运算有与 (AND)、或 (OR)、非 (NOT) 三种。为便于理解它们的含义，先来看一个简单的例子。

在上一章中我们已经讲过，不同的数码不仅可以表示数量的不同大小，而且还能用来表示不同的事物。在数字逻辑电路中，用1位二进制数码的0和1表示一个事物的两种不同逻辑状态。例如，可以用1和0分别表示一件事情的是和非、真和伪、有和无、好和坏，或者表示电路的通和断、电灯的亮和暗、门的开和关等等。这种只有两种对立逻辑状态的逻辑关系称为二值逻辑。所谓“逻辑”，在这里是指事物间的因果关系。当两个二进制数码表示不同的逻辑状态时，它们之间可以按照指定的某种因果关系进行推理运算。我们将这种运算称为逻辑运算。

以上介绍了几种常见的编码方式，包括十进制代码、格雷码和ASCII码。每种编码方式都有其独特的应用场景和优点。例如，8421码广泛用于十进制数表示，格雷码在减少过渡噪声方面具有优势，而ASCII码是计算机和通信领域中的通用标准。这些编码方法为数据处理和信息交换提供了重要的基础。

通过以上对数制、码制及其转换方法的介绍，我们了解到数字电路中使用的主要数制及其转换方法。尤其是在二进制算术运算中，补码的使用极大地简化了电路设计，使加减运算统一为加法操作，提高了运算效率和可靠性。这些知识为我们进一步学习和设计复杂的数字电路打下了坚实的基础。

在将二进制数转换为八进制数时，只要将二进制数的整数部分从低位到高位每 3 位分为一组并代之以等值的八进制数，同时将小数部分从高位到低位每 3 位分为一组并代之以等值的八进制数就可以了。由于 4 位二进制数恰好有 16 个状态，而把这 4 位二进制数看作一个整体时，它的进位输出又正好是逢十六进一，所以只要从低位到高位将整数部分每 4 位二进制数分为一组并代之以等值的十六进制数，同时从高位到低位将小数部分的每 4 位数分为一组并代之以等值的十六进制数，即可得到对应的十六进制数。

译码器是计算机组成中的一个重要电路组件，用于将输入的编码信号转换为相应的输出信号。它是数字逻辑电路中的一种组合逻辑电路，根据输入的编码方式和规则产生相应的输出。译码器的主要功能是将一组输入编码（通常是二进制编码）映射到特定的输出。它可以根据输入信号的不同组合，激活特定的输出线路。译码器通常用于处理控制信号、地址信号或其他需要将编码信号转换为相应操作的情况。它常用于存储器芯片、显示器、数字信号处理器、微处理器等数字系统中。译码器的输入端通常有多个，对应不同的编码方式。

上述三个定理中的重点、难点和易错点如下：1. 合取与析取的对偶定理：- 重点：理解合取和析取运算符之间的对称性，并且能够正确地应用对偶定理进行变换。- 难点：在应用对偶定理时，需要小心操作数的取反，并确保运算符的互换是正确的。- 易错点：混淆或错误地使用了取反操作符，导致结果不正确。忽略或错误地互换了合取和析取运算符。2. 否定的对偶定理：- 重点：理解对偶定理中否定运算的性质，即对一个命题进行两次否定运算等价于不进行任何否定操作。

1. 学习基本概念：首先，了解逻辑代数的基本概念和术语，如命题、逻辑运算符（与、或、非等）、真值表等。确保你对这些基本概念有清晰的理解。2. 学习基本公式：研究逻辑代数的基本公式，如否定律、交换律、结合律、分配律和吸收律等。理解这些公式的含义和应用场景，以及它们在逻辑推理和表达式简化中的作用。3. 练习推导证明：通过练习推导和证明基本公式，加深对其逻辑性和正确性的理解。

在十六进制数中，数字的位置从右向左增加，每个位置上的数字与16的幂次方相关联。在这个例子中，数字1位于千位上，它的权重是2的三次方（即8）。在二进制数中，数字的位置从右向左增加，每个位置上的数字与2的幂次方相关联。例如，一个四位数的二进制数可以表示为：千位数（2^3）、百位数（2^2）、十位数（2^1）和个位数（2^0）。在十进制数中，数字的位置从右向左增加，每个位置上的数字与10的幂次方相关联。在八进制数中，数字的位置从右向左增加，每个位置上的数字与8的幂次方相关联。它使用了0到9这十个数字来表示数值。

技术革命是指在科技领域发生的一系列重大变革和突破，从而引发全新的技术范式和影响社会经济、文化等多个领域的大规模变革。技术革命通常涉及创新的科学发现、工程技术的突破、新兴技术的发展和广泛应用等方面。它对社会产生深远的影响，改变了人们的生活方式、经济模式和社会结构。技术革命可以涵盖多个领域，例如信息技术、工业技术、能源技术、医疗技术等。一些具有重大影响的技术革命包括工业革命、电子计算机革命、互联网革命、人工智能革命等。

与运算的重点是两个输入信号都为真时，输出结果才为真。这种逻辑运算常被称为“且”的关系，可以用符号“∧”表示。与运算的难点是在多个输入信号的情况下，需要同时满足所有输入信号才能输出结果为真。这要求对逻辑代数的多项式表达式和真值表进行深入的理解和分析。与运算的易错点是对输入信号进行错误的识别和比较。当输入信号有误时，输出结果可能会受到影响。或运算的重点是当两个输入信号中至少有一个为真时，输出结果为真。这种逻辑运算常被称为“或”的关系，可以用符号“∨”表示。

数字电路所处理的各科数字信号都是以数码形式给出的。不同的效码既可以用来表不不回数量的大小，又可口用来表示不同的事物或事物的不同状态。用数码表示数量的大小时，仅仅使用一位数码往往不够用，因而经常需要用进位计数制的方法组成至位数码使用。至位数码中每一位的构成方法和从低位到高位的进位规则称为数制。在绪论中我们曾经提及，数字电路中使用最多的数制是二进制，其次是在二进制基础上构成的士六进制和十进制。有时也用到八进制。当两个数码分别表示两个数量大小时，可以进行数量间的加、减、乘、除等运算。这一类运算称为算术运算。