多层PCB电源分配网络-分享平面设计与去耦优化

多层 PCB 的电源分配网络（PDN）是 “设备稳定运行的心脏”—— 通过独立的电源平面，为多颗高功耗芯片（如 CPU、FPGA）提供低噪声、大电流供电，其设计质量直接决定设备的电源噪声（目标≤50mV）、电压跌落（目标≤3%）与长期可靠性。与双层 PCB 的布线供电不同，多层 PCB 的电源平面具有低阻抗（≤10mΩ）、供电均匀的优势，但需解决平面分割、阻抗控制、去耦电容布局等关键问题。今天我们解析 PDN 的核心设计要点，结合案例帮你实现高效供电。

​

一、电源平面设计原则

1. 低阻抗目标：根据芯片需求设定电源平面阻抗（如 CPU 的 12V 电源平面阻抗≤5mΩ，DDR5 的 1.1V 电源平面≤3mΩ），阻抗计算公式：Z=√(R²+(ωL-1/(ωC))²)，其中 C 为电源与接地层的平行板电容；

2. 面积充足：电源平面面积≥PCB 面积的 30%，大电流电源（如 20A 的 12V 电源）面积≥50%，避免局部电流密度过大（≤5A/mm²）导致发热；

3. 相邻接地：电源平面必须与接地层紧邻（层间距≤0.2mm），最大化平行板电容（如 0.1mm 间距、0.1㎡面积的电源 - 接地平面，电容≈39nF），降低容性阻抗；

4. 避免开槽：电源平面禁止大面积开槽（开槽会增加阻抗 3 倍以上），若需分割（如多电压区域），开槽宽度≥0.5mm，边缘加接地铜箔屏蔽。

二、电源平面分割技巧

多层 PCB 常需多电压供电（如 12V、5V、3.3V、1.1V），电源平面分割需兼顾 “隔离性” 与 “布线空间”：

1. 分割方式：采用 “完整区域分割”，不同电压的电源平面之间留≥0.5mm 的隔离带（污染等级 2 环境），高压电源（如 24V）与低压电源（如 1.1V）隔离带≥1mm；

2. 优先级分配：大电流电源（如 12V）占用 PCB 中心区域，小电流电源（如 1.1V）布置在边缘，靠近负载芯片（如 DDR5），减少供电路径长度；

3. 跨层供电：多电压电源通过埋孔跨层互联（如 12V 电源层→埋孔→5V 电源层），埋孔直径 0.3mm，每 1A 电流至少 1 个埋孔（如 5A 电流需 5 个埋孔并联），降低跨层阻抗。

三、去耦电容优化设计

去耦电容是抑制电源噪声的关键，需与电源平面配合，形成 “高频低阻抗回路”：

1. 选型搭配：采用 “高频 + 低频” 组合，高频电容（0.1μF MLCC，X7R 材质）滤除 10MHz 以上噪声，低频电容（10μF MLCC+100μF 铝电解电容）滤除 1MHz 以下噪声；

2. 布局原则：

   • 高频电容紧邻芯片电源引脚（间距≤2mm），通过最短路径连接电源平面与接地平面，形成去耦回路（长度≤5mm）；

   • 每 10mm² 电源平面布置 1 个 10μF 电容，每颗高功耗芯片（>10W）配 4-6 个 0.1μF 电容；

3. 案例：某工业 PLC 的 6 层 PCB，12V 电源平面初期未优化，电源噪声 75mV，电压跌落 4%；优化方案：电源平面面积扩大至 40%，层间距 0.15mm，布置 20 个 0.1μF+5 个 10μF 去耦电容，噪声降至 32mV，电压跌落 2.2%，满足 PLC 运行要求。