tsmc std cell 命名规则

已于 2022-12-22 19:20:50 修改
阅读量3w 收藏 290
点赞数 24
CC 4.0 BY-SA版权
分类专栏： soc 文章标签： stdcell命名
于 2019-01-25 17:57:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/cy413026/article/details/86650096

可参考文档：

Standard Cell 介绍——Cell命名规则与特性

还有两份PDF文档：

TSMC18um的stdcell的dataBook-单片机文档类资源-优快云下载

芯片命名规则_芯片命名规则-硬件开发文档类资源-优快云下载

tsmc 7nm工艺下用做syncCell的stdCell介绍_cy413026的博客-优快云博客

1. 命名规则

2. 特定功能前缀(CK)/特殊前缀

3. 存储功能前缀(reg/latch/scan)

4. 数据通路前缀

5. 附加功能命名(Clear/Set)

6. 输出命名

7. 组合逻辑前缀

台积电（TSMC）工艺库命名规则
zhangziranzm的博客
06-17 1665
台积电工艺库命名规则解析 摘要：本文以tcb_n12ffcll_bwp_6t_20_p96_cpd_lvt_tt0p8v25c_hm_lvf_p_ccs为例，详细解析台积电工艺库命名规则。命名包含多个关键字段：tcb表示标准单元库，n12ffcll指12nm FinFET工艺，bwp为无衬底接触单元架构，6t表示6轨道高度，lvt表示低阈值电压。同时对比了不同阈值电压类型（EHVT/HVT/SVT/LVT/ULVT）在速度、功耗方面的差异，以及工艺库路径中Front_End（前端设计文件）与Back_End
TSMC标准单云库的命名规则
pc_tiger的博客
08-28 3460
1、tcbn16ffcllbwp20p90cpdlvtssgnp0p5vm40c_hm_ccs.db （1）tcb:tsmc 标准单元库； （2）n16ffcll：16 nm工艺节点； （3）bwp：这种标准元库为tapless库； （4）20：Gate Length； （5）p90：Poly Pitch； （6）cpd：用commonpolyoverodedge工艺； （7）lvt：Low V threshold； （8）ssgnp0p5vm40c：pvtcorner； （9）
tsmc standard cell命名规则
m0_61544122的博客
08-30 2080
CKMUX2代表二输入clock mux，D2代表驱动强度X2，6T代表row高为6track，16P96C代表gate length和poly pitch，LVT就是low voltage threshold。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
tsmc 7nm工艺下用做syncCell的stdCell介绍
cy413026的博客
12-22 5745
实际在项目中syncCell一版直接上ULVT，既然是SDF，就是带Scan的DFF，SN(set negative)是低置位，RP(reset positive)是高复位.既没有SN也没有RP的就是无复位寄存器。低置位： 复位信号为0有效，复位值置位为1；对应的复位端pinName为SDN (set data negative)高复位：复位信号1有效，复位值为0；不考虑VT，PWR，和track，电压等差别，整个工艺库下只有这三种。无复位：没有复位和置位信号，上电Q输出不可知。
tsmc90工艺standardcell库pdk
02-02
tsmc90工艺standardcell库pdk
TSMC cell命名规则
nine_sheep的博客
09-22 1789
21：在multi_input cell中，“input configuration code”能够表明cell输入引脚的情况，如此时的“21”与上图对应，“2”代表第一个反向输入的或门是二输入的，“1”则代表还有一个input直接与与非门相连。12T：cell的高度，“T”代表track，“12T”则是代表cell的高度为12个 m2 track 的高度，除此之外常见的还有“9T”、“7T”等。D1：“D”代表driver，代表cell的驱动能力，数字越大，驱动能力越强。
tsmc.13工艺 standardcell库pdk
02-02
tsmc.13工艺 standardcell库pdk
数字IC后端笔记-libcell命名规则与标准单元库介绍
sinat_41774721的博客
07-13 1814
ND3D1BWP13T40P140HVTND3D1BWP13T40P140HVTTSMC两种工艺，Metalization Stack的截面示意图：还有一层AP用来走RDL，RDL这层是最厚的一层，一般用于连接IO的bump，信号线基本上不会用这层绕线。
tsmc_tsmc18库_tsmc.18工艺库_tsmc_TSMC0.18μm工艺_Tsmc工艺库_
09-30
tsmc0.18微米工艺库
TSMC 18um的std cell的dataBook
12-22
《TSMC 0.18微米工艺1.8伏SAGE-XTM标准单元库数据手册》是针对TSMC（台积电）半导体制造公司的一种先进工艺技术的详细资料。该手册涵盖了在0.18微米工艺节点下设计和制造集成电路（IC）所使用的标准单元库的电气特性...
TSMC几种工艺库
08-16
工艺库有tsmc013工艺pdk、tsmc18rf工艺pdk，tsmc025工艺pdk
TSMC 0.18um工艺库
04-28
台积电的0.18um工艺库文件，这个文件也是我从优快云上下载的，原文件名是mm018，下载后发现里面有些错误，经修改后可以正常使用，使用方法和NMOS PMOS模型名都有说明（原文件没有说明，我是从文件中找到的模型名，然后列了一些出来）
TSMC0.35um工艺库说明文件
06-04
该文档对TSMC0.35um工艺库进行了详细的说明
tsmc cell命名规则
10-18
TSMC的cell命名规则是根据其功能和特性来命名的。一般来说，TSMC的cell命名由以下几部分组成： 1. 功能前缀：表示该cell的功能，比如AND、OR、MUX等。 2. 特性中缀：表示该cell的特性，比如是否带有使能端、是否带...
lib/db 标准单元分类（Standard Cells in ASIC Design）、Track定义
面朝大海
07-10 5516
Threshold Voltage越大，cell delay越大，leakage power越小。
数字后端中计算block和std_cell面积脚本
weixin_51490219的博客
08-10 887
数字后端
什么是standard cell (标准单元) ？
qq_36045093的博客
09-05 9626
Standard cell，标准单元，或者简称cell，是数字芯片后端最基本的概念之一。我们为何要设定标准单元呢，以及这些cell是怎么应用到我们的后端设计中的呢？
数字IC设计工艺库简介
热门推荐
qq_42922513的博客
07-10 1万+
介绍数字IC设计中逻辑综合使用的技术库和相关概念
stdcell中PPN.lib是怎么获取的
最新发布
04-01
<think>嗯，用户问的是如何获取stdcell中的PPN.lib文件。首先，我需要确定PPN.lib是什么。在集成电路设计中，stdcell是标准单元库，PPN可能代表某个特定工艺或版本的命名，比如Power Performance Noise之类的缩写。而.lib文件通常是Liberty格式，用于描述标准单元的时序、功耗等特性。 接下来，用户可能是在进行数字电路设计，需要用到这个文件来进行综合或时序分析。用户可能已经知道PPN.lib是某个标准单元库的一部分，但不知道具体如何获取。常见的来源有几个方面：1）工艺厂商提供的PDK，2）开源标准单元库，3）内部自研库，4）第三方IP供应商。 首先，如果是工艺厂商提供的，比如TSMC、GF等，用户需要获得相应的PDK访问权限，通常需要与厂商签订NDA，然后通过他们的渠道下载。这时候可能需要联系公司的IT或采购部门，或者直接联系厂商的支持团队。 如果是开源库，比如Google的OpenPDK或SkyWater SKY130，可能需要到GitHub等平台查找，但要注意开源库通常不会使用PPN这样的命名，所以可能需要确认命名是否正确。 另外，用户可能混淆了文件名，PPN.lib可能是指某个特定配置的库，比如不同电压或温度条件下的版本，这时候需要查看工艺文档中的命名规则。 还有可能用户所在公司有内部的标准单元库，需要联系内部的设计团队或IT支持获取。或者如果是第三方IP，比如Synopsys或Cadence提供的库，需要从他们的平台下载，但同样需要授权。 用户可能需要检查PDK文档中的目录结构，通常在libs或liberty目录下，文件名可能包含工艺节点和版本信息。如果找不到，可能需要重新安装PDK或联系技术支持。 最后，要提醒用户注意文件版本与设计工具的兼容性，以及遵守许可协议。可能还需要确认是否需要特定的EDA工具版本才能正确使用该.lib文件。</think>### Stdcell PPN.lib 获取方法 #### 1. **文件来源与定义** PPN.lib 是标准单元库（Standard Cell Library）中的时序/功耗描述文件，采用 Liberty 格式（.lib）。其命名可能包含以下含义： - **PPN** = Power-Performance-Noise（工艺角命名） - **PVT** = Process-Voltage-Temperature（工艺条件组合）[^1] #### 2. **获取途径** | 来源类型 | 操作步骤 | 注意事项 | |-----------------|--------------------------------------------------------------------------|-----------------------------| | **工艺厂商PDK** | 1. 通过签约Foundry（如TSMC/SMIC）获取PDK安装包<br>2. 在PDK目录查找`*/libs/`或`*/liberty/`下的.lib文件 | 需签署NDA协议，文件路径示例：`tsmc65lp/libs/PPN_typ.lib`[^2] | | **开源库** | 1. 访问开源项目（如Google Open PDK、SkyWater SKY130）<br>2. 在GitHub仓库查找`liberty/`目录 | 开源库通常使用非商业命名规则 | | **EDA供应商** | 1. 通过Synopsys/Cadence工具安装目录查找<br>2. 使用命令 `find_library` 定位文件 | 需确认工具版本兼容性 | | **自研库** | 联系内部CAD/EDA团队获取编译后的.lib文件 | 需验证与当前工艺节点的匹配性 | #### 3. **验证文件有效性** - **语法检查**：使用Synopsys Library Compiler执行语法验证 ```tcl read_lib PPN.lib report_lib -error ``` - **工艺参数确认**：检查文件头中的电压/温度范围是否与设计规格匹配 ```bash grep "operating_conditions" PPN.lib ``` #### 4. **应用场景示例** ```python # 在PrimeTime中加载.lib文件 set link_path [list * $stdcell_lib/PPN.lib] read_verilog top.v link_design ``` 此操作将标准单元时序信息导入静态时序分析环境[^3]。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值