- 博客(173)
- 收藏
- 关注
RSS订阅原创 Linux下Module工具的使用
在Linux中，当同一款编辑器、运行库、软件存在多个版本且多个版本都需要在不同的场景或人员使用时，配置这些内容的环境变量是一个非常繁琐的过程，而Moudle工具则提供了一个简单快速的方法，Moudle全称为module-environment，是一个专门管理环境变量的工具。
2024-07-13 21:30:00
368
原创 时钟树综合(二)
但如果假定clock skew做到0了，即所有寄存器的时钟到达时间是一样的，那么说明寄存器是在同一时刻翻转的，那么是不是会出现瞬间有个大电流，对应的就会有个瞬态的大ir drop。在setup check中， clock uncertainty 是代表着降低了时钟的有效周期，而在hold check中，clock uncertainty是代表着hold check 所需要满足额外margin。在一般情况下，在逻辑设计阶段，将时钟的不确定性设置得较大，在时钟树综合后，可以将该值设定的较小。
2024-07-13 15:15:00
1176
原创 数字IC后端笔记-libcell命名规则与标准单元库介绍
ND3D1BWP13T40P140HVTND3D1BWP13T40P140HVTTSMC两种工艺，Metalization Stack的截面示意图：还有一层AP用来走RDL，RDL这层是最厚的一层，一般用于连接IO的bump，信号线基本上不会用这层绕线。
2024-07-13 10:30:00
1449
原创 linux rm -rf 报错badly placed （）‘s
可以在特殊字符前面加上反斜杠（\）进行转义，以避免它们被解释为特殊字符。可以将文件名或路径用引号或单引号括起来，使其成为一个整体。在文件名或路径中包含了不当的字符而导致的。2.使用引号或单引号。
2024-02-28 20:15:00
1254
原创 Python+Selenium自动化测试
css selector也称为选择器定位，它通过页面内的元素的id、name、tag三个属性来进行定位，根据元素属性的重复程度，可以单独属性定位也可以组合属性进行定位。：在网页上面的文本输入框，按钮，多选，单选，标签和文字都叫元素，总之凡是能在页面显示的对象都可以作为页面元素对象。有时候，在定位元素时，会遇到多个符合条件的元素，而且所需要定位的元素不是第一个。概念：从目标定位元素的任意层级的上级元素开始到目标元素所经过的层级的路径。通过元素的类名进行定位，元素有多种类名，需要挑取一个特有的类名。
2023-10-26 11:25:45
371
原创 数字IC笔记-feedthru
例如partitionA 和partitionC有很多连线，但是partitionB 在中间，那些连线就是穿过partitionB 的什么都不干的线，为了平衡周期，有的就多了些reg。芯片规模越大，这样的path就越多。，也就是把网表对应到划分好的partition的时候，考虑到partition的位置信息，需要插入一些feedthru 的path，在feedthru partition创建对应的feedthru port，并在path上面插入feedthru buffer。
2023-06-21 13:36:50
900
原创 linux修改xterm字体和背景色
bsub提交出的xterm白色背景且字体很小，因此需要我们自己调整。1.在自己的home目录下新建 ~/.Xresources文件。下面为字体大小11，黑体，豆绿色示例。
2023-05-30 15:01:27
3700
原创 静态时序分析-时序检查
一旦在触发器的时钟引脚上定义了时钟，便会自动推断出该触发器的建立时间和保持时间检查。时序检查通常会在多个条件下执行，通常，很关键，而很关键。
2023-05-24 15:04:15
1256
原创 静态时序分析-配置STA环境
时钟源周期占空比边沿时间时钟名为SYSCLK，并在端口SCLK上定义, 周期为20ns。-waveform {上升沿， 下降沿 ...}，必须指定偶数个边沿时刻，然后不断重复，未指定默认值为 {0，period/2}
2023-05-24 15:01:44
826
原创 python正则表达式详解（二）
如果字符串开始不符合正则表达式，则匹配失败，函数返回None；，如果不是起始位置匹配成功的话，match()就返回none。扫描整个字符串并返回第一个成功的匹配。而re.search。
2022-08-25 13:31:54
503
原创 Tcl 数组
Tcl数组和普通计算机语言的数组有很大区别，数组包含数组名和数组元素，所以Tcl数组也称为关联数组。array 命令可以对整个数组进行操作。
2022-08-25 13:31:28
2883
原创 数字IC笔记-MMMC、WNS和TNS
之所以要用MMMCFlow是因为device在不同的PVT下的特性不一样，而且foundary对这些不同条件下的timing都有要求，即这些条件都需要做timingsignoff。所以，在PR实现时就需要把这些view加进去，这样PR实现后进PT做timingsignoff才可能，满足不同view下的时序要求。WNS和TNS是时序分析的两个指标，其单位是ns，是衡量timing好坏程度的指标，通常是负数，负的越多，性能越差。所有负的slack值之和，表征芯片的一个性能范围。............
2022-07-29 16:49:41
4871
原创 cell delay和net delay
Net1有一个上升沿的跳变时，Net2也是从0到1的跳变，且transition变化比Net1还快时，此时就会存在一个负的crosstalk。PR工具布线后的database，需要利用Start-RC来进行RC抽取，以SPEF格式的RC文件输出。，当output的transition足够快，完全可能出现output50%电平提前于input50%电平，即发生负delay情况。netdelay的计算往往是将整个design中的net拆分成若干段来进行，同时把每段net用某种RC模型来表征。.........
2022-07-29 14:23:51
8708
2
原创 时钟树综合（一）
时钟树综合(CTS)从某个clock的root点长到各个sink点的clockbuffer/invertertree,工具试图将某个clock所属的所有sinks做到相同长度。
2022-07-28 17:13:40
1317
1
转载 CMOS芯片制造全工艺流程
芯片一般是指集成电路的载体，也是集成电路经过设计、制造、封装、测试后的结果，通常是一个可以立即使用的独立的整体。对于主板而言，芯片组几乎决定了这块主板的功能，进而影响到整个电脑系统性能的发挥，芯片组是主板的灵魂。4.2、湿蚀刻(进一步洗掉，但是用的是试剂，所以叫湿蚀刻)——以上步骤完成后,场效应管就已经被做出来啦，但是以上步骤一般都不止做一次,很可能需要反反复复的做，以达到要求。我们每天运行程序的芯片是这样造出来的，放大后的芯片机构，无与伦比的美，在如此微观世界，人类科技之巅。...
2022-07-27 14:43:39
10704
原创 数字IC笔记——物理单元介绍（一）
还起到隔离普通信号和VDD、VSS的作用，在做LVS或形式验证的时候不至于引起混乱。Boundarycell也称Endcapcell,在28nm以及更小的工艺中，为了保证栅以及氧化层的一致，需要在标准单元Row两端放置Endcapcell。Tapcell的作用就是通过固定间距对衬底施加偏置电压减小衬底的寄生电阻，使三极管无法达到导通要求从而切断闩锁效应的正反馈环路，消除闩锁效应。，在CMOS工艺中，由于npn和pnp型晶体管的存在，以及寄生电阻R2和R3的存在使两个晶体管相互耦合组成一个。.........
2022-07-22 16:28:15
5324
原创 IR Drop 、EM、Noise 和Antenna
动态IRDrop产生原因是电源在电路开关切换的时候电流波动引起的电压压降,发生在时钟的触发沿，时钟沿跳变引起大量晶体管开关，带来组合逻辑电路跳变，使芯片短时间内产生很大的电流。在分析noise时，将产生noise信号源的网络称为侵害net，受到串扰的网络称为受害net。这种方法通过改变金属布线的层次来解决天线效应，但同时增加了通孔，由于通孔的电阻会直接影响到芯片的时序和串扰问题，所以严格控制布线层次变化和通孔的数量。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。...
2022-07-21 17:50:27
15447
1
原创 LSF-bsub命令
其中x代表了提交作业需要的CPU数，-q指定作业提交到的队列，如果不采用-q选项，系统把作业提交到默认作业队列。任务需要10G内存，inputfile代表程序需要读入的文件名，outputfile代表一个文件，作业提交后标准输出信息将会保存到这个文件。目的通过集中监控和调用，充分共享计算机的CPU、内存、磁盘、license等资源。可以查看作业的运行情况，bjobs|wc统计总的job数。分布资源管理的工具，用来调度、监视、分析联网计算机的负载。命令可以终止某个运行中或排队中的作业，...
2022-06-28 14:01:01
11182
原创 静态时序分析-OCV和time derate
因此不需要在latepath上，即lauchclockpath以及datapath上再加timederate,因为在WC条件下，launchclockpath以及datapath上的延迟已经是所有条件下最差的delay了，没有必要再加大延迟，但是WC条件下captureclockpath上的delay肯定不是最小的，因此需要加快。，在芯片生产过程中，由于刻蚀，不同点的温度，金属不均匀，串扰，晶体管沟道长度等影响因素，导致片上各个位置单元延迟不一样。......
2022-06-22 17:43:58
9162
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人