- 博客(26)
- 收藏
- 关注
RSS订阅原创 Cadence公司的数字IC设计工具：时序分析（Tempus）
Tempus能够为基于cell的设计执行快速精确的信号完整性感知延迟计算(signal integrity-aware delay calculations)。该软件将信号完整性(signal integrity, SI)分析与时序分析相结合，以检查由于SI故障导致的功能故障，并执行精确的时序计算(考虑SI和IR-drop影响)。在传统的延迟计算器中，使用单个线性slew值作为分析级的输入。先进的技术（28nm及以下）需要基于波形的延迟计算器来基于波形精确地计算延迟。
2024-10-30 09:28:15
1352
原创 数字ic/FPGA，Windows/Linux系统，其他相关领域，软件安装包（matlab、vivado、modelsim、python、vmware......）
数字ic设计领域，各种软件安装包，安全可靠matlab、notepad++、modelsim、Visio、Vivado、VMware......
2024-10-29 12:24:20
1031
3
原创 Cadence公司的数字IC设计工具：形式验证工具（Conformal）——（2）
Cadence公司形式化验证工具Conformal的使用方法
2023-07-14 14:07:04
3999
1
原创 Synopsys公司的数字IC设计工具：综合工具（Design Compiler）
Synopsys公司的综合工具Design Compiler的使用方法
2023-06-27 14:24:41
754
原创 Cadence公司的数字IC设计工具：形式验证工具（Conformal）——（1）
Cadence公司形式化验证工具Conformal的使用方法
2023-06-20 19:01:19
4762
2
原创 Synopsys公司的数字IC设计工具：形式验证工具（Formality）
介绍形式验证概念及流程；介绍Synopsys公司的形式验证工具Formality
2023-06-20 15:20:14
6024
3
原创 异步fifo设计及验证进阶（System Verilog）
本文使用system verilog语言建立包含多个组件的随机验证平台对异步fifo进行验证。
2023-06-12 16:00:49
432
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人