scan过程的shift，launch和capture

已于 2023-05-15 20:17:22 修改
阅读量1.7w 收藏 188
点赞数 17
分类专栏： DFT 文章标签： launch、capture
于 2022-03-22 17:02:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/cy413026/article/details/123664279
版权

目录

1. launch和capture的概念

a. launch-off-shift

b. launch-from-capture

c .两者的区别

2.scan 过程

a.scan shift

b.launch

c.capture

1. launch和capture的概念

        launch和capture一定是对两个寄存器而言的，当前寄存器reg_cur，前一级寄存器reg_bf。对于reg_cur它的launch就是reg_bf的capture，这个概念在scan和sta中都是一样的。
以同步电路为例：
        reg_bf 在@posedge clk_0 时刻D端capture bit ‘1’ 那么同一时钟沿经过T_{co}之后launch bit ‘1’，(假设中间没有其他组合逻辑和线延时) next clk posedge reg_cur capture bit ‘1’

launch-off-shift & launch-from-capture
参考https://www.edn.com/launch-off-shift-at-speed-test/

a. launch-off-shift

Lunch off shift (LOS):

在这里插入图片描述

b. launch-from-capture

又被称为broadside pattern或Lunch off capture (LOC)

c .两者的区别

        LOS和LOC的区别在launch的过程中scan_en的值不同，LOC在launch时scan_en=0，而LOS在launch时scan_en=1。
        对capture的影响在于LOC情况下前一级flip-flop launch值要经过combination logic，所以ATPG需要计算测试向量经过combination logic的值，才能与capture的值比对。

        因为在scan_enable=1时，寄存器的输出Q是直接连接下一级的SI，中间没有其他组合逻辑
        参考文献 https://www.edn.com/launch-off-shift-at-speed-test/  详细给出两者的区别和使用情况

2.scan 过程

用一句话总结就是：在scan的shift mode(scan_enable=1)下，测试机台将test pattern load到寄存器chain上(slow clk)，然后在fast clk下进行launch和capture（AC测试）或在ate_clk(slowClk)下进行launch和capture(DC测试)。最后在shift mode将寄存器上的状态值移除供观察和比对

图1 SCAN测试原理 

a.scan shift

        在shift阶段( scan_enable = 1或者叫shift_enable)使用测试机提供的慢速时钟,A和B分别装载0和1。这个过程就是测试机将测试向量‘01’shift到对应的flip-flop。

        scan_enable为1时：寄存器的输出Q是直接连接下一级的SI，中间没有其他组合逻辑

b.launch

        首先set scan_enable = 0，这时发一个功能时钟( launch时钟) , B会在D端捕获0,一个1 - to - 0的翻转会传递到C。(为了简单认为两寄存器之间没有组合逻辑)

c.capture

        保持scan_enable = 0，在第二个功能时钟脉冲( cap ture时钟) C会捕获这个变化。如果在第二个时钟C捕获到了0,意味着在一个周期内完成了所需的翻转。

图2 at-speed测试clk波形

 图2 at-speed测试clk波形

        图2中Clk信号在shift和launch、captuer阶段的切换，以及launch、capture 2个功能脉冲的产生需要有专门的电路支持。这要用到OCC电路。OCC电路参考如下：

OCC(On-Chip-Clock)含义及功能和At-speed test_cy413026的博客-优快云博客_dft occ1.含义及功能OCC ：On Chip ClockOPCG ：On-Product Clock GatingSCM：scan clock mux上面三种是同一东西的不同叫法就是为了at-speed ATPG测试时在function clock和shift clock之间切换的控制逻辑。不同人设计的电路不一样，它就是一个2选一的clock mux，设计时注意处理一下cdc的pat...https://blog.youkuaiyun.com/cy413026/article/details/84302717

量产导入 | SCAN和ATPG
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
06-11 783
嵌入式多重检测（Embedded Multi-Detect，EMD）在故障分级期间向测试立方中添加关注位（care bits），以尝试检测检测次数较少的故障。拥有了学习卡，不仅可以快速掌握芯片设计的基础通识，还能判断自己是不是适合做芯片设计的工作，单门课程花几天的时间就可以学完，极大提升学习效率！课程以IC设计公司岗位需求为导向，设立6大方向：设计，验证，后端，DFT，模拟设计，版图！故障激活是在故障模型的位置建立一个与故障模型产生的值相反的信号值。网表阶段是左边的，插入DFT后需要替换成右边的。
5. DFT进阶——ATPG delay testing
gaiyi8666的博客
07-01 3329
ATPG过程首先会进行DRC  check ，其中clock rulechecking 是比较重要的。 这是clock to d  问题 ，可以看出clk即作为时钟，也作为数据输入，当时钟的有效沿来的时候，数据如果发生跳变，这会工具不知道该采前面的值还是后面的值   ATPG setting     Dealy  testing 有两种方法 1.      single c...
DFT中scan shift/launch/capture过程，launch off shfit/launch from capture & OCC
热门推荐
cy413026的博客
06-06 4万+
scan的过程解说 scan分为stuck-at和at-speed两种测试模式， item clk 说明 对应的DC/AC stuck-at 测试机提供时钟 时钟慢 静态测试 DC mode at-speed function clk 测试芯片中的延迟故障，也就是transition AC mode DC和AC模式下它们的shift是一样的，在launch和capture过...
SCAN基础概念
最新发布
xiaochuan1158的博客
01-20 567
模型可通俗理解为某个门输出卡在恒量中。stuck_at属于ATPG测试，检测范围包括开路、短路、tie-high，tie-low。用或门举例，当检测到或门输出恒为常量1，即当两个输入逻辑都为0时，预期输出为0，但实际结果是1，说明或门在制造中出现异常。
DFT - 对芯片测试的理解（二） 详解
NBA_kobe_24的博客
06-02 5684
DFT - 对芯片测试的理解（二） 详解 参考： https://www.docin.com/p-2014360649.html The basic view of DFT scan chain 这图很好的理解，Pre DFT时，将 DFF 换成 scan-FF ，让电路具备三种模式的切换。 Function mode：即chip正常的工作模式。此时SE=0。 Shift mode: 此时SE=1，选择Scan模式，并注入期望的SI序列，这样可以让每个 scan cell 有一个确定的值。 然后切换回f
详解DFT的scan(边界扫描)
messi_cyc的专栏
01-07 4342
scan
DFT 与扫描链
Space_Maxi的博客
03-25 2274
DFT测试：验证芯片生成中的晶圆或者生成过程等造成的物理缺陷，DFT测试在CP阶段进行测试。注：CP（chip probe）在wafer level进行的芯片测试，此时的测试可以检测在晶圆和工艺生产过程中的良率，将bad die筛掉，从而降低后续的封装及测试成本。在数字设计中，通过IC工具插入 DFT 逻辑，比如 Scan Chain（寄存器）、Boundary Scan（IO）、MBist（片上存储器）、等，然后利用 ATPG、Boundary Scan 、MBist工具产生测试向量，仿真验证测试向量。
DFT学习记录----Wrapping Cores（三）
weixin_44746697的博客
02-23 1796
Maximized Reuse Core Wrapping Flow 简单的core wrapping flow，在当function I/O寄存器没有通过简单的buffer或者invert直接连到 I/O port时，就会增加专用的wrapper cell而不是share wrapper cell。为了减少wrapper cell对timing和area的影响，DFTMAX工具提供了一个最大化复用的core wrapping flow，当上述情况下可以share I/O寄存器，也就是插入share wra
【 FPGA 】时序分析中的基本概念和术语
Reborn Lee
12-13 5710
这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。 其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析 目录   Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arrival Time Data R...
时序分析基本概念介绍——花一样的“模式”
Tao_ZT的博客
12-25 3534
圣诞快乐今天要介绍的时序基本概念是Mode（模式）. 这是Multiple Scenario环境下Sign off的一个重要概念。芯片的设计模式包括最基本的功能funct...
时序分析基本概念介绍——scan
qq_34326957的博客
07-16 1420
scan 过程就是在scan的shift mode(scan enable=1)下，测试机台将test pattern load到scan chain上(slow clk)，然后在fast clk下进行launch和capture（AC测试）或在ate_clk(slow clk)下进行launch和capture(DC测试)。
详解DFT的scan(扫描技术)和ATPG
cy413026的博客
03-21 1万+
以一组信号为开始，可以看到mode有很多种很多层 参考链接： DFT设计绪论 scan & ATPG 0.Soc涉及的测试问题 标准单元---基于SCAN的测试 储存器与模拟模块---BIST 即MBIST和analog BIST 硬核软核IP---BIST(即Logic BIST,LBIST)，SCAN 封装与IO---Boundary Scan 1.SOC的全面测试--测试顺序看哪部分的失败几率大 DC参数测试：高低电平等。 Scan Based Test测试：在不影响原
DFTC1_2007.12_Student Guide
12-17
DFTC的一些基本概念，从浅入深，包括DFT scan、OCC等技术
scan design flow(二)
ahr7882的博客
07-28 565
在scan stitch之后，scan synthesis就已经完成， Scan extraction主要用来从scan design中extracing所有的instance，来保证scan chain的完整性。 并保证所有的design change都整合到scan design。 Scan Verificaiton 1)在shift operate中的hold tim...
DFT1. OCC电路浅析
Gary的IC小站
09-27 3579
纲要： 1.DC Scan and AC Scan ATPG可以使用Mentor公司的TestKompress和SNPS的TetraMAX工具产生，插入scan chain主要使用的工具是SNPS的DFT compiler，改工具嵌入在DC compiler工具之中。DC SCAN表示Normal Scan Test，测试频率低，一般那是10M-30M，其测试模型为stack-at模型。AC SCAN表示at-speed scan，测试频率较高，一般要求与芯片的实际工作频率一致。 70-95年，业
Tessent scan&ATPG(6)测试向量配置 ,at-speed pattern的生成以及OCC的插入
旺旺家族的传说
12-28 1万+
Test pattern management 测试向量管理 生成最佳的pattern #使用 create_patterns #时会默认将所有的fault 类型加入到consider中;执行大量的设计分析和DRC; #创建所有必要的pattern 类型 #监控pattern的生成(包括实时的coverage pattern count 以及执行时间等) 如果必要会修改参数 #如果必要 自动运行top_up的方式 ##使用 report_patterns #报告当前生成pattern的信息; 你可以展示所
MCU集成-时钟复位控制
m0_46407447的博客
12-21 3443
mcu前端设计
芯片测试缺陷分类和DFT常用方法
cy413026的博客
06-05 3万+
目录 0.Soc涉及的测试问题 1.SOC的全面测试--测试顺序看哪部分的失败几率大 2.DFT要测的内容 或者说缺陷分类 (a).Stuck At (b).Transition (c).Path Delay (d).Bridge Test (e).IDDQ 3.DFT测试手段 1. 边界扫描测试：Boundary Scan Test: 2. 内建自测试BIST: 3. ...
数字IC设计实现之hold violation修复大全
cy413026的博客
04-19 1万+
转自吾爱IC社区在知乎的专栏https://zhuanlan.zhihu.com/p/62537550 按照惯例今天这篇文章应该是昨天发出的，但是因为小编最近周末忙着往外地跑谈项目参加会议啥的，所以请大家谅解（短期内还是保持周更新）。今天这篇关于数字IC后端设计实现hold violation修复的分享也是昨晚在路上现写的，希望能够对大家有所帮助。 知识星球官方已于04.11号早晨完成技术升级...
scan_shift时有几次时钟脉冲
05-25
根据引用和引用的描述，scan_shift时一共有两次时钟脉冲： - 第一次：在shift阶段(scan_enable = 1或shift_enable)使用测试机提供的慢速时钟，将测试向量shift到对应的flip-flop。 - 第二次：在launch阶段(set scan_enable = 0)发一个功能时钟(launch时钟)，此时会将寄存器中的值暴露给测试数据的输入端口，完成对寄存器的测量。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值