自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

叫好与叫座虽然不是对立面,但想在同一个作品中达到双重效果很难。

---阅读文字让我踏实(专注IC、安全、TEE、TrustZone、Keyladder、IC等领域)

  • 博客(1275)
  • 收藏
  • 关注

原创 【TODO版】IC验证学习计划

学习计划。

2024-12-18 22:53:54 932

原创 HDR(HDR10/ HLG),SDR

SDR是传统的动态范围标准,主要用于8位色深的视频显示,动态范围较窄(亮度范围0-255),能呈现的色彩和明暗细节有限。:静态元数据(整部内容统一亮度参数),峰值亮度最高达1000尼特,但高亮部分可能在低亮度设备上被截断。:由BBC和NHK联合开发,专为广播电视设计,采用混合伽马曲线(兼容SDR设备),无需元数据。:支持12位色深、动态元数据,峰值亮度达10000尼特,需付费授权,多用于高端影视和流媒体。:中国自主标准,支持动态元数据和10000尼特峰值亮度,免费开放,已应用于华为智慧屏等设备。

2025-03-27 23:25:43 425

原创 智驾技术全链条解析

智驾技术已进入**“硬件降本+算法升维”**的新阶段:•感知层:Occupancy Network逐步替代传统检测框,华为/特斯拉引领三维建模革新;•决策层:端到端架构加速落地,2025年主流车企城市NOA覆盖率将超80%;•生态层:车路协同(如百度Apollo雄安试点)与5.5G网络推动L4级突破。消费者建议:追求极致体验选华为ADS 3.0(阿维塔11),性价比首选比亚迪DiPilot 100(10万级车型),技术尝鲜可考虑特斯拉FSD订阅(年费约1.2万元)。

2025-03-11 22:08:55 1103

原创 通俗解读:Occupancy Network与端到端架构

传统Occupancy只标记障碍物位置,端到端模型还能预测障碍物运动趋势(比如行人下一秒会不会闯进车道)。像玩《我的世界》游戏,把世界切成小方块,车能“看到”每个方块是否被占据,哪怕是一堆形状乱七八糟的石头。端到端像老司机:眼睛看到路况,手脚直接反应。Occupancy让车“看清世界”,端到端让车“思考如何行动”,两者结合才能实现真正的自动驾驶。:从摄像头/雷达输入到方向盘/刹车输出,全交给一个“大脑”(AI模型)处理,省去中间步骤。:把周围环境切成小方块(体素),每个方块标注“有障碍物”或“没障碍物”。

2025-03-11 21:16:06 398

原创 手机快充协议扫盲:你的充电宝为什么总充不满?

优先选原厂充电宝:尤其对华为、OPPO、VIVO用户,第三方兼容性普遍较差。多设备用户看PD协议:一个高功率PD充电宝+多口充电头,能解决手机、笔记本、耳机的充电需求。别迷信高功率:很多第三方充电宝标称100W,但实际给手机充电可能只有18W,关键看协议匹配。最后提醒一句:快充虽好,但长期高功率充电会加速电池老化。如果手机打算用两三年,偶尔用用“慢充”反而更养生。

2025-03-04 23:08:31 1014

原创 ​QC快充是什么?一文看懂Qualcomm Quick Charge的规格演变与认证测试​

随着USB Type-C标准升级到Release 2.1(版本2.1),USB Power Delivery(USB供电协议,简称USB-PD)标准也更新至Revision 3.1(修订版3.1),实现48V/5A、240W供电。但目前市面上的主流快充技术仍以高通(Qualcomm)发明的Quick Charge(快速充电技术,简称QC)为主导,并随着高通手机芯片的市场扩张而愈发普及。

2025-03-04 22:50:55 887

原创 从HDR到metadata

HDR设置和传输元数据metadata的目的,是想告诉视频使用者额外一些该视频的特性和信息,比如说画面的峰值亮度是多少。当某个显示器不支持这么高的峰值亮度时(比如HDR内容在SDR显示器上显示),就需要考虑该如何合理恰当的做tone mapping色调映射,从而使不同内容的画面可以正常显示,而不至于出现过曝或其他画面问题。来自知乎:codec2021最后讲讲Tone Mapping。

2025-03-03 23:09:14 916

原创 来瞅瞅,为A股整了个脚本

但是光看数据是很难Cover所有的方面和风险,只能说做一个简陋的预测,还有很多的不可控因素以及未预料到的因素。之前分享了一篇PE、PB、PEG等核心指标的解释,以及概要的说了一下怎么用这些指标来判断是否值得投资。投资需谨慎,没有极高的确定性,空仓才是最大的智慧。,输入对应的数据指标,就会输出对应的结果。如何获取这些指标,我也在后面罗列了~

2025-03-01 12:21:03 721

原创 SV基础(二):数据类型

数据类型值类型符号位数驱动场景典型用途reg4值无符号任意(≥1)过程块赋值存储元件建模wire4值无符号任意(≥1)连续赋值或单驱动组合逻辑连接tri4值无符号任意(≥1)多驱动总线共享logic4值无符号任意(≥1)过程块或连续赋值统一替代regwireinteger4值有符号32位固定过程块赋值有符号整数运算time4值无符号64位固定系统函数赋值仿真时间记录real2值有符号64位浮点不可综合浮点数仿真(如模拟电路)

2025-02-25 23:42:31 850

原创 Tips :仿真竞争条件 指的是什么?

的(非并行),但电路行为本质是并行的。当多个操作(如信号赋值、时钟边沿触发等)在同一仿真时间步内发生,仿真器需要决定它们的执行顺序。是指多个并行的信号或事件在同一仿真时间步(time step)内因执行顺序不确定,导致仿真结果不可预测或与真实硬件行为不一致的现象。通过 System Verilog 的这些机制,可以显著降低仿真结果的不确定性,使验证更接近真实硬件行为。等),不同区域的操作执行顺序固定,但同一区域内的顺序不确定。若测试代码和设计代码在同一区域执行(如 Verilog 的。

2025-02-25 22:46:10 511

原创 SV基础(一):System Verilog与Verilog核心区别详解

System Verilog 是 Verilog 的扩展和增强版本,主要面向现代数字电路设计和验证需求。通过掌握 System Verilog,你可以大幅提升设计效率和验证质量,尤其在复杂项目中优势明显!构建测试平台,避免仿真竞争。

2025-02-25 22:44:29 781

原创 HDLBits ——> Building Larger Circuits

是滴,你没看错,最近在学习这玩意。没办法,又被换方向了。基本上这5个弄懂了,后面就可以独立写写简单的东西啦!

2025-02-19 22:31:31 829

原创 面试真题 | 招银 C++

该算法通过为不同频率的字符分配不同长度的编码,使得出现频率高的字符使用较短的编码,而频率低的字符使用较长的编码,从而达到压缩数据的目的。我可以利用自己的技术专长,参与到金融产品的研发、系统架构的设计、数据分析与处理等工作中,推动银行业务的数字化和智能化转型。不过,值得注意的是,嵌入式系统本身并不直接包含数据库管理系统(DBMS),但在某些复杂的应用中,可能会使用轻量级的数据库或数据存储方案。此外,为了简化问题,我们假设节点的插入顺序不影响宽度的计算(即不考虑同一层中节点的左右顺序对宽度的影响)。

2025-02-15 12:38:18 238

原创 读书记 | 技术之外的生存指南

Hi!早。之前每次读书读完就任其流逝过去,如果幸运的话,一本书会有一两个点戳中并给予我生活工作的启示。但是不是每本书都会这样,大多数都是读完就忘了,在角落再也不会想起来。于是决定以后在读书结束后进行一个简短的回顾,将划线、或者当时的笔记进行记录,也相当于做个荐书的事情。最近AIGC的爆火,从最开始担心的对内容创作者的冲击,到现在我反而觉得是一件好事。看多了AI生成的文章,你会感觉内容很有简单很丰富,但是就是少了一种感觉,那么冷冰冰的没有情绪的文字。反而手打的文字,更加容易让人亲近。个人感受。

2025-02-15 11:35:18 897

原创 面试真题 | B站C++渲染引擎

深度测试、模板测试、透明度测试的顺序安排是基于它们在渲染管线中的作用和相互之间的依赖关系。这种顺序确保了渲染过程的逻辑性和准确性,使得最终的渲染结果能够正确地反映物体之间的遮挡关系和特定的渲染效果。泛光效果- 请解释一下泛光(Bloom)效果的原理和实现方法。

2025-02-12 21:22:22 195

原创 面试真题 | Momenta c++

回答您好,我叫[您的名字],毕业于[毕业院校],专业是[专业名称]。在校期间,我深入学习了C++编程语言、数据结构、算法以及操作系统等计算机基础课程,并积极参与了多个项目开发,积累了丰富的实践经验。毕业后,我加入了[公司名称],担任嵌入式软件开发工程师的职位。在这里,我主要负责嵌入式系统的设计与开发,包括硬件驱动编写、操作系统移植、应用层软件开发等工作。通过参与多个大型项目,我不仅掌握了嵌入式C++编程的精髓,还熟悉了ARM、DSP等嵌入式处理器的架构和编程模型。

2025-02-08 23:15:42 275

原创 面试真题 | 超图骏科 C++

在C++中,构造函数是用于初始化对象的特殊成员函数。根据用途和参数的不同,可以将构造函数分为以下几种类型:默认构造函数(Default Constructor)参数化构造函数(Parameterized Constructor)拷贝构造函数(Copy Constructor)移动构造函数(Move Constructor)委托构造函数(Delegating Constructor)追问1:追问2:追问3:::追问1:追问2:追问3:描述指针和引用的基本区别:定义与初始化:空值:操作:内存占用:解释指针和引用

2025-02-08 22:46:20 200

原创 TO_2026

一篇拖了很久的日记,或者是反思,或者是写在27的尾巴寄给28岁的信。有时候不得不感慨,高考虽然滑铁卢,但是养成的一些习惯让我受益很久。好久没有停下来和自己聊聊了,初六那天边走边抽烟,边拿着小本子,洋洋洒洒写了很多,但是感觉这难得机会怎么都不好好看看自己的问题,尽搞些矫情的东西,于是便将起扔掉。没想到吧你现在变得这么认真了。首先想想自己的问题,其实蛮多的,很多时候带了焦虑、不安、不适。但是一直拖着的原因,就是没有停下来去消除模糊,不断的让不好的东西侵蚀自己。

2025-02-07 21:22:22 104

原创 验证工具:Verdi简要教程

Verdi 是 Synopsys 公司开发的一款广泛应用于芯片验证和调试的自动化工具,主要用于分析仿真波形、调试设计代码、追踪信号路径以及分析覆盖率等。作为芯片验证工程师,掌握 Verdi 是提升调试效率的关键技能之一。

2025-02-05 21:00:18 701

原创 验证工具:VCS简要教程

在本课程中,我们将使用 Synopsys 的 VCS 工具套件。我们主要使用的工具将是 VCS(Verilog 编译器仿真器)和 VirSim,后者是 VCS 的图形用户界面,用于调试和查看波形。这些工具目前安装在 Sun 应用服务器(sunapp1、sunapp2 和 sunapp3)上。因此,您需要通过 SSH 连接到 sunapp1、sunapp2 或 sunapp3 来使用 VCS 工具套件。VCS 通过将您的 Verilog 源代码编译成目标文件,或将它们翻译成 C 源文件来工作。

2025-02-05 20:59:30 987

原创 验证工具:VCS概识

1. VCS的核心特点编译型仿真器:VCS将RTL(Verilog/SystemVerilog)代码编译为二进制可执行文件(如simv),相比解释型仿真器(如ModelSim),仿真速度更快。支持语言标准SystemVerilog(IEEE 1800,支持UVM)VHDL(通过VCS MX混合语言模式)调试工具集成内置DVE(Discovery Visualization Environment)图形化调试界面。支持与Verdi(波形调试工具)无缝集成,快速定位问题。覆盖率分析。

2025-02-05 20:58:38 839

原创 验证工具:VCS与Verdi介绍

VCS和Verdi都是Synopsys公司旗下的工具,在集成电路设计和验证领域发挥着重要作用。

2025-02-05 20:58:03 434

原创 私有化部署 DeepSeek + Dify,构建你的专属私人 AI 助手

DeepSeek 是一款开创性的开源大语言模型,凭借其先进的算法架构和反思链能力,为 AI 对话交互带来了革新性的体验。通过私有化部署,你可以充分掌控数据安全和使用安全。你还可以灵活调整部署方案,并实现便捷的自定义系统。Dify 作为同样开源的 AI 应用开发平台,提供完整的私有化部署方案。通过将本地部署的 DeepSeek 服务无缝集成到 Dify 平台,企业可以在确保数据隐私的前提下,在本地服务器环境内构建功能强大的 AI 应用。

2025-02-05 19:10:47 1939

原创 验证工具:VCS与Verdi介绍

VCS和Verdi都是Synopsys公司旗下的工具,在集成电路设计和验证领域发挥着重要作用。

2025-02-05 19:10:22 529

原创 验证工具:SVN版本控制

SVN(Subversion)是一种集中式版本控制系统,它用于文件和目录的版本管理,允许多个用户协同工作,同时追踪每个文件和目录的历史修改记录。修改、添加、删除文件后,仅仅是影响了本地副本,还没有将其提交到版本库中,使用此命令提交更改。参数,会列出所有文件,第一列表示状态,第二列是版本号,第三和第四列是此文件最后一次修改的版本号及修改人。SVN默认的diff是没有颜色的,看起来很不方便,可以通过安装。下各文件的版本号,修改人,修改日期等信息,若没有。是这次提交的说明,这是必须的,可以为空。

2025-02-05 19:09:49 616

原创 验证工具:GVIM和VIM

gVim:gVim是Vim的图形界面版本,提供了更多的图形化功能,如菜单栏、工具栏和鼠标支持。它使得Vim的使用更加直观和方便,尤其对于不习惯命令行界面的用户来说。Vim:Vim是一个在命令行界面下运行的文本编辑器,它是对Vi编辑器的增强和改进。Vim以其强大的文本编辑功能和高效的操作方式而广受程序员和文本编辑者的喜爱。关系:gVim是Vim的一个分支或变体,它继承了Vim的所有核心功能和操作方式,并在此基础上增加了图形界面的支持。因此,gVim和Vim在功能上是相似的,但界面和操作方式有所不同。

2025-02-05 19:09:19 449

原创 验证工具:EDA验证工具介绍

EDA(Electronic Design Automation)验证工具在芯片开发过程中扮演着至关重要的角色,它们帮助设计师确保设计的正确性、性能和稳定性。

2025-02-05 19:08:10 888

原创 验证概念:前仿真 与 后仿真

最近在验证一些东西,但是这个玩意一会前仿一会儿后仿,概念对我这个小白很是不友好,于是这里做一个记录。

2025-02-05 19:07:06 868

原创 验证概念:验证流程的介绍

验证是芯片设计过程中的关键环节,其目的是通过“证伪”来发现所有潜在的BUG或证明没有BUG,确保芯片的功能性能正确性和可靠性。在芯片设计周期中,验证占据了大约70%的时间,并且大约占据了硬件开发总成本的50%。遵循上述规范流程,可以最大限度地减少漏测和漏验,确保芯片设计的质量和可靠性。每个步骤都需要细致的工作和严格的标准,以确保验证工作的全面性和有效性。验证流程是确保芯片设计正确性和可靠性的关键步骤,对于新手来说,遵循一定的流程尤为重要,以避免混乱和遗漏。IC验证流程和工具的完善与丰富。

2025-02-05 19:06:45 712

原创 验证概念:芯片开发流程

本图体现出了集成电路产业链:设计业、制造业、封测业。设计流程。

2025-02-04 20:01:54 1010

原创 Verilog基础:百炼成钢

到这里其实咱们知道了一些基础的东西,但是其实大多数都是自己在看,实际上没有手敲打,所以还是得自己花时间去跑起来,看波形。即使是把上面的几个加法器抄写一遍,也是有意义的。给大家推荐一款网页版的 Verilog代码编辑仿真验证平台,这个平台是国外的一家开源FPGA学习网站,通过“https://hdlbits.01xz.net/wiki/Main_Page” 地址链接进入网页。

2025-02-04 20:01:23 672

原创 Verilog基础(五):时序逻辑

除了行走和摔倒之外,有时还可以告诉旅鼠做一些有用的事情,比如挖洞(dig=1时开始挖洞).如果一只旅鼠正在地面上行走(ground=1),它可以继续挖掘直到到达另一边(ground=0).在那一点上,由于没有地面,它会掉下来(aaah!向左行走或向右行走.如果碰到障碍物,它会改变方向.尤其是,如果一只旅鼠在左边撞了,它就会向右走.如果它撞到右边,它就会向左走.如果它在两侧同时发生碰撞,它仍然会改变方向.对于每一个8位容器,在一个时钟周期内,当输入信号从0,变为下个周期的1时进行检测.(类似于上升沿检测).

2025-02-04 19:32:28 1453

原创 Verilog基础(四):组合逻辑

创建一个1位宽、256对1的多路选择器.256个输入全部打包成一个256位输入vector.sel=0选择in[0],sel=1选择in[1],sel=2选择in[2]等等.在加热模式下,当加热器太冷(too_cold=1)时,打开加热器,但不要使用空调.在冷却模式下,当空调太热(too_hot=1)时打开空调,但不要打开加热器.创建一个16位宽的9对1多路选择器.sel=0选择a,sel=1选择b等.对于未使用的情况(sel=9到15),将所有输出位设置为“1”.当sel=1时,选择b.

2025-02-04 19:31:33 1072

原创 Verilog基础(三):过程

BCD加法的一个关键问题是进位处理。在普通的二进制加法中,进位是逐位传递的,但在BCD加法中,每四位(一个BCD数字)之间可能需要额外的调整来处理从低位到高位的进位,以确保结果仍然是有效的BCD数。以下是一个简化的Verilog代码示例,用于实现两个4位BCD数的加法,并调整结果以确保它是有效的BCD数。如果有大量选项的情况,case语句比if语句更方便.因此,在本练习中,创建一个6对1的多路选择器.当sel介于0和5之间时,选择相应的数据输入,否则,输出0.数据输入和输出均为4位宽.小心锁存.

2025-02-04 19:31:07 1214

原创 Verilog基础(二):模块与层级

我们为您提供了一个模块my-dff8,它有两个输入和一个输出(实现一组8 D-触发器).实例化其中三个,然后将它们链接在一起,形成长度为3的8位宽移位寄存器.此外,创建一个4对1多路选择器,根据sel[1:0]选择输出内容.D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。为你提供了add16模块,这是一个16位加法器,请实例化两个该模块并实现如下图32为加法器,请考虑进位.模块mod_a是为您提供的,您必须实例化它.

2025-02-04 19:29:33 820

原创 Verilog基础(一):基础元素

vector被用来对相关的信号进行分组,以便于操作.例如,Wire[7:0]w;声明一个名为w 的 8 位数组,在功能上相当于具有8条独立的线.请注意,vector的声明将维度(dimensions 即数组长度)放在容器名称之前,这与C语法相比不常见.至于为什么会是如下声明,主要是采用了小端序.//声明一个长度为100容器//从数组中选择一位构建一个具有一个3位vector输入的电路,并将其拆分为三个单独的1位输出.Solutionendmodule。

2025-02-04 19:28:59 1052

原创 Vim 编辑器

Vim 是 Linux 系统上的最著名的文本/ 代码编辑器,也是早年的 Vi编辑器的加强版,而 gVim 则是其 Windows 版。它的最大特色是完全使用键盘命令进行编辑,脱离了鼠标操作虽然使得入门变得困难,但上手之后键盘流的各种巧妙组合操作却能带来极为大幅的效率提升。因此 Vim 和现代的编辑器(如 Sublime Text)有着非常巨大的差异,而且入门学习曲线陡峭,需要记住很多按键组合和命令,如今被看作是高手、Geek 们专用的编辑器。

2025-02-04 19:19:57 862

原创 Linux 基础命令

命令字 选项 参数命令分:内部命令、外部命令;选项: - 单个字符 – 多个字符参数:对谁执行这个命令,可以有多个,选项和参数可以互换位置。

2025-02-04 19:18:58 949

原创 Linux 用户和组

家目录 : 用户的家目录 root 的家目录在 /root, 默认用户的家目录在 /home/yourname。思考题: root 和普通用户都可以修改 /etc/passwd 文档,那么这个文档的权限是什么呢?使用者账号 登入者的来源主机名 =( 可切换的身份 ) 可下达的指令。root ALL=(ALL) ALL <== 这是默认值。可以直接切换成 root 用户,而且不需要输入 root 密码。每一行都代表一个账号 , 有几行就代表有几个账号在你的系统中。

2025-02-04 19:18:00 730

原创 Linux 文件和目录

所有用户都可以执行用于修改用户密码的 passwd 命令,但用户密码保存在 /etc/shadow 文件中,默认权限是 000 即除了超级用户 root 外的所有用户都没有查看或编辑该文件的权限,所以对 passwd 命令加上SUID 权限位,则可让普通用户临时获得程序所有者的身份,即以 root 用户的身份将变更的密码信息写入到 shadow 文件中。读 (read) ,写 (write) ,执行 (execute )简写即为 (r,w,x) ,亦可用数字 (4,2,1) 表示。

2025-02-04 19:16:48 974

深入理解Linux虚拟内存管理.pdf

深入理解Linux虚拟内存管理,

2024-07-28

串行外设接口(SPI)主设备.pdf

串行外设接口(SPI)主设备.pdf

2024-07-13

ASIC 综合后的静态验证方法的研究.pdf

ASIC 综合后的静态验证方法的研究.pdf

2024-06-24

EDA 技术文档,非常稀缺

EDA 技术文档,非常稀缺

2024-06-24

安全认证和合规中心.pdf

安全认证和合规中心.pdf

2024-06-24

车规级半导体功率器件测试认证规范

车规级半导体功率器件测试认证规范

2024-06-24

TRACE32工具的SiFive RISC-V调试和跟踪方案

TRACE32工具是一个功能强大的调试和跟踪解决方案,它可以用于各种处理器架构,包括SiFive的RISC-V处理器。以下是一个关于如何使用TRACE32工具进行SiFive RISC-V调试和跟踪的基本方案: 一、硬件连接与配置 确保TRACE32调试器与SiFive RISC-V目标板之间的物理连接正确无误。这通常包括将调试器的JTAG或SWD接口与目标板的相应接口相连。 根据目标板的硬件配置,设置TRACE32工具的相应参数,如时钟频率、处理器型号等。 二、软件安装与配置 在计算机上安装TRACE32调试软件,并确保软件版本与目标板和处理器兼容。 配置TRACE32软件的调试环境,包括选择正确的处理器型号、加载目标板的固件或程序等。 三、调试过程 启动TRACE32调试软件,并连接到目标板。 在软件中加载目标板的程序或固件,以便进行调试。 设置断点:在需要调试的代码行或函数处设置断点,以便在程序执行到这些位置时暂停。 单步执行:通过TRACE32的单步执行功能,可以逐步跟踪程序的执行过程,观察变量的值和寄存器的状态。 查看内存:使用TRACE32的内存查看功能,可以实时检

2024-03-11

ChatGPT芯片算力:研究框架

ChatGPT芯片算力的研究框架可以从以下几个维度进行构建: 一、引言 首先,需要简要介绍ChatGPT的背景、应用以及其对算力的需求。ChatGPT作为一种先进的自然语言处理模型,其训练和推理过程需要强大的计算能力来支撑。随着模型的不断迭代和升级,对芯片算力的需求也在不断增加。 二、算力需求分析 技术原理角度:分析ChatGPT基于Transformer技术的特点,随着模型层数的增加,对算力的需求也相应增加。 运行条件角度:探讨ChatGPT完美运行所需的三个条件:训练数据、模型算法和算力。特别是在大规模预训练过程中,对算力的需求尤为突出。 三、芯片算力支撑 芯片类型:分析不同类型的芯片如何支撑ChatGPT的算力需求,包括GPU、CPU、FPGA以及AI专用芯片等。探讨它们各自的优势和适用场景。 芯片性能:评估芯片的性能指标,如计算能力、功耗、集成度等,以及这些指标如何影响ChatGPT的运行效率和效果。 四、市场趋势与产业链分析 市场趋势:分析随着ChatGPT等AI应用的普及,对芯片算力的需求如何推动芯片市场的增长。同时,探讨芯片价格与数量的变化趋势。 产业链分析:

2024-03-11

TEE and its Key Management:

TEE(Trusted Execution Environment,可信执行环境)是一种安全环境,旨在提供隔离和保护,使应用程序和安全关键操作能够在不被其他应用程序或操作系统干扰的情况下执行。它常用于存储和处理敏感数据,例如密码、密钥和生物识别信息等。 在密钥管理(Key Management)方面,TEE发挥着至关重要的作用。以下是一些TEE在密钥管理中的关键方面: 密钥存储位置的要求:TEE提供了安全的存储位置,用于存储任何加密密钥、信任文件或类似值的加密数据。这些敏感数据被保存在TEE内部,从而避免了被外部攻击者或其他不受信任的应用程序访问的风险。 密钥的用法:与保密密钥相关的任何加密操作都应在TEE内进行,与TEE之外的正常应用程序隔离。这样可以确保机密密钥在运行时只暴露给属于TEE的安全内存,从而防止了密钥的泄露或被非法使用。 安全密钥的安装:初始机密密钥配置通常在工厂生产环境中进行,并且仅允许通过可信通道进行受限访问,以避免机密和敏感信息的泄露或被修改。 密钥的重用:对称和私有非对称密钥应该是唯一的,并且只能在一组组件或单个组件中使用,这确保了密钥的安全性和完整性,避免

2024-03-11

on-chip networks:片上网络(On-chip Networks)

片上网络(On-chip Networks)是数字电路中各子系统之间进行通信的一种手段。它通过在硬件层面上搭建类似于“计算机网络”的电路结构,实现各组成部分之间的数据交换。与更高维度的“计算机网络”相比,片上网络具有信道距离短、数据传输速率快等根本特点。 片上网络可以被视为一个系统,因为它集成了许多组件,包括通道、缓冲器、开关和控制逻辑。各terminal多为processor、memory这一级别的组件。随着芯片上组件数的增加,直接链接所有元件所需的布线量将变得难以承受,因此片上网络的出现解决了这一问题。 片上网络的设计可以分解为各种构建块,包括拓扑结构、路由、流量控制、路由器微体系结构和设计以及链路体系结构。与传统的基于总线结构的信息传输系统相比,片上网络突破了SoC在长总线传输、设计方法和结构可拓展性方面存在的技术瓶颈,提高了处理核的利用率、链路使用率及网络的可拓展性。 随着技术的发展,片上网络正在快速取代总线和crossbar,成为数字电路中的主流通信方式。如需更多信息,建议查阅片上网络相关的专业书籍或咨询相关领域的专家。

2024-03-11

keystone-eurosys20.pdf

keystone-eurosys20.pdf

2024-03-11

ARM:Base Boot Security Requirements 1.2

ARM:Base Boot Security Requirements 1.2

2023-09-02

A new IoT Security certification scheme with trust signals

A new IoT Security certification scheme with trust signals

2023-09-02

Secure-by-Design-NXP-Webinar-Series-OP-TEE

Secure-by-Design-NXP-Webinar-Series-OP-TEE

2023-08-20

TCG Guidance for Secure of Software and Firmware on Embedded Sys

TCG Guidance for Secure of Software and Firmware on Embedded Sys

2023-08-20

Scalable Private Membership Test Using Trusted Hardware

Scalable Private Membership Test Using Trusted Hardware

2023-08-20

A TC Architecture of Embedded System Based on Improved TPM

A TC Architecture of Embedded System Based on Improved TPM

2023-08-20

夏闻宇Verilog-PPT.ppt

夏闻宇Verilog-PPT.ppt

2023-08-06

dftug-dftug.pdf

dftug-dftug.pdf

2023-08-06

dftc-vars.pdf

dftc-vars.pdf

2023-08-06

dftc-cmd.pdf

dftc-cmd.pdf

2023-08-06

atpg atpg-gd.pdf

atpg atpg-gd.pdf

2023-08-06

《数字逻辑电路》学习指导

《数字逻辑电路》学习指导

2023-08-06

Technical Background of the Android Suspend Blockers Controversy

Technical Background of the Android Suspend Blockers Controversy

2023-02-22

secure-boot-image-authentication-11.30.16

secure-boot-image-authentication-11.30.16

2023-01-31

DEN0006D-Trusted-Board-Boot-Requirements

DEN0006D-Trusted-Board-Boot-Requirements

2023-01-02

DEN0021D-Trusted-Base-System-Architecture-Client

DEN0021D-Trusted-Base-System-Architecture-Client

2023-01-02

DEN0022E-Power-State-Coordination-Interface-BETA

DEN0022E-Power-State-Coordination-Interface-BETA

2023-01-02

DEN0028E-SMC-Calling-Convention-1.4eac0

DEN0028E-SMC-Calling-Convention-1.4eac0

2023-01-02

DEN0056E-System-Control-and-Management-Interface-v3.2-BETA

DEN0056E-System-Control-and-Management-Interface-v3.2-BETA

2023-01-02

trustedfirmware-a-readthedocs-io-en-v2.6

trustedfirmware-a-readthedocs-io-en-v2.6

2023-01-02

开源安全操作系统-OPTEE

开源安全操作系统-OPTEE

2023-01-02

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除