5. DFT进阶——ATPG delay testing

最新推荐文章于 2024-09-17 12:12:34 发布
原创 最新推荐文章于 2024-09-17 12:12:34 发布 · 3.3k 阅读 · 23 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

ATPG过程中，首先进行DRC检查，重点是时钟规则检查，解决clock to data的问题。延迟测试有单次捕获和双重捕获两种方法。单次捕获利用最后一个shift时钟产生转换，而双重捕获则有两个捕获周期，第一周期产生转换，第二周期捕获转换。尽管双重捕获更复杂，但在实际应用中更常见，因为单个scan cell的scan enable信号必须在一个时钟周期内稳定，这是难以实现的，而双重捕获的第一个cycle为shift cycle，避免了这个问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

ATPG过程首先会进行DRC  check ，其中clock rulechecking 是比较重要的。

这是clock to d  问题 ，可以看出clk即作为时钟，也作为数据输入，当时钟的有效沿来的时候，数据如果发生跳变，这会工具不知道该采前面的值还是后面的值

 

ATPG setting  

 

Dealy  testing 有两种方法

1.      single capture  launch off shift

2.      double capture  launch off capture

single capture 用最后一个 shift 时钟  产生transition ，很容易产生这个transition

 

 

&

最低0.47元/天 解锁文章

200万优质内容无限畅学
DFT学习(四)：DFT 之 ATPG（篇二）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 2353
一些专业术语例子: 第一个与门如果要把D forward 那么另一个port 一定要为1 或者d第2个与门输出的1 如果要向 backward 那么输入必须都为1。
DFT学习(三)：DFT 之 ATPG
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-09 6259
我们讨论并介绍了 ATPG，它消除了我们在大型电路中生成test pattern的痛苦。然而，对于计算机来说，ATPG 仍然是一个缓慢而昂贵的过程。因此，在耗时的 ATPG 算法之前执行随机TPG，这对减少测试时间非常有利。在特殊情况下，如果可能有足够的故障覆盖率，我们可能需要合并一个不完整的 ATPG 算法。分支修剪之类的启发式方法在test pattern生成中也被证明是非常有效的。参考资料：http://www.ictest8.com/a/Principle/2022/04/atpg.html。
scan过程的shift，launch和capture
cy413026的博客
03-22 1万+
目录 1. launch和capture的概念 a. launch-off-shift b. launch-from-capture c .两者的区别 1. launch和capture的概念 launch和capture一定是对两个寄存器而言的，当前寄存器reg_cur，前一级寄存器reg_bf。对于reg_cur它的launch就是reg_bf的capture，这个概念在scan和sta中都是一样的。 以同步电路为例： reg_bf 在@posedge...
4. DFT进阶——ATPG
热门推荐
gaiyi8666的博客
06-30 2万+
ATPG  automatic test pattern generation 1. physical defects  short and open  drc escape  具有多样性等特点   不好测试，所以学术界提出了fault  model  概念，具体作用有 test generation   fault simulation quality prediction     ...
DFT 与 ATPG综 述
秋叶夏风的博客
01-13 1万+
DFT 可测试性设计 工程会接触 DFT。需要了解 DFT 知识，但不需要深入。 三种基本的测试（概念来自参考文档）： 边界扫描测试：Boundary Scan Test: 测试目标是 IO-PAD，利用 JTAG 接口互连以方便 测试。（jtag 接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计） 内建自测试 BIST:（模拟 IP 的关键功能，可以开发 BIST 设...
DFT理论知识 ATPG 详解
最新发布
Loving_enjoy的博客
09-17 1671
**固定故障**：固定故障是最常用的故障模型，假设电路中的某个节点固定在逻辑 0（Stuck-at-0, s-a-0）或逻辑 1（Stuck-at-1, s-a-1）。- **Synopsys TetraMAX**：另一款常用的 ATPG 工具，提供高效的测试向量生成和优化功能。- **功能**：Tessent 是一款强大的 DFT 和 ATPG 工具，支持多种故障模型和测试策略。- **功能**：TetraMAX 是另一款常用的 ATPG 工具，提供高效的测试向量生成和优化功能。
Mentor-dft 学习笔记 day21-ATPG Efficiency&Delay Test Set Creation
qq_42327670的博客
11-08 1508
Mentor-dft 学习笔记 day21-ATPG Efficiency&Delay Test Set Creation
【芯片测试进阶】：深入分析ATPG挑战及测试向量生成策略
[ATPG](https://emsginc.com/wp-content/uploads/2022/08/02-common-functional-testing-techniques-1024x410.jpg) # 1. 芯片测试与ATPG概述 ## 1.1 芯片测试的重要性 在现代电子工业中，芯片测试是确保半导体产品...
量产导入 | SCAN和ATPG
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
06-11 870
嵌入式多重检测（Embedded Multi-Detect，EMD）在故障分级期间向测试立方中添加关注位（care bits），以尝试检测检测次数较少的故障。拥有了学习卡，不仅可以快速掌握芯片设计的基础通识，还能判断自己是不是适合做芯片设计的工作，单门课程花几天的时间就可以学完，极大提升学习效率！课程以IC设计公司岗位需求为导向，设立6大方向：设计，验证，后端，DFT，模拟设计，版图！故障激活是在故障模型的位置建立一个与故障模型产生的值相反的信号值。网表阶段是左边的，插入DFT后需要替换成右边的。
DFT中的SCAN、BIST、ATPG基本概念
weixin_42693865的博客
01-13 7832
BIST(Built-in Seft Test)内建测试，是DFT的一种技术。Automatic Test Pattern Generation (ATPG)是DFT（Design for Testability，可测试性设计）中常用的技术，用于自动生成测试向量。
详解DFT的scan(扫描技术)和ATPG
cy413026的博客
03-21 1万+
以一组信号为开始，可以看到mode有很多种很多层 参考链接： DFT设计绪论 scan & ATPG 0.Soc涉及的测试问题 标准单元---基于SCAN的测试 储存器与模拟模块---BIST 即MBIST和analog BIST 硬核软核IP---BIST(即Logic BIST,LBIST)，SCAN 封装与IO---Boundary Scan 1.SOC的全面测试--测试顺序看哪部分的失败几率大 DC参数测试：高低电平等。 Scan Based Test测试：在不影响原
【SOC 芯片设计 DFT 学习专栏 -- DFT OCC 与 ATPG的介绍】
CodingCos的博客
07-24 2916
OCC），片上时钟管理器，用于测试模式下管理clock的切换和pulse的产生。如下图1所示，当OCC主要有三种信号输入：快时钟，慢时钟以及控制信号，当控制使能信号（以Test Mode为例）Test Mode为1时，OCC开始工作，实现快慢时钟的切换。OCC通常具有三个功能：clock selection，clock chopping control，clock gate。
Mentor-dft 学习笔记 day22-Timing for Transition Delay
qq_42327670的博客
11-09 1267
Mentor-dft 学习笔记 day22-Timing for Transition Delay
[转] DFT--Design For Test
qq_35618306的博客
09-03 1995
转载自：https://www.jianshu.com/p/737dd92fe81d 一、DFT概念：可测试性设计 **狭义理解：**是指在芯片开发中的前端设计里增加为后期的ATE测试所准备的测试逻辑。 用于控制或产生测试向量，达到自动测试的目的。 **广义理解：**不仅包括为自动化测试所设计的测试逻辑 ，还涵盖了测试向量的产生，测试结果的分析等。 二、DFT存在的意义 筛选出出错的芯片：open/break 定位错误位置 提高工艺， 提高良率。 故：不能实现质量的100%。 三、功能性测试 pk
DFT1 - 概论
旺旺家族的传说
09-22 5725
DFT是干什么的？ 物理瑕疵 Defect silicon上的physical problems； 1. contamination -causing open 污染造成开路； 2. extra metal-causing shorts 额外的金属造成的短路 3. 离子注入的时候 离子浓度不够 insufficient doping 4. 金属层的 桥接的问题； 5. CMOS stuck-on 6. COMS stuck-open 7. 制程上的一些问题导致MOS管的transition time很大；
DFT（Design For Test）
网始如芯个人博客
01-13 3048
DFT
DFT设计绪论
zsytoyota的博客
12-24 2956
原文添加链接描述 DFT设计的主要目的是为了将defect-free的芯片交给客户。 产品质量，通常使用Parts Per million(PPM)来衡量。 但是随着IC从SSI到VLSI的发展，在test上花销的时间越来越多，test的quality却很难提高，这使得DFT的engineer不断的发展着DFT的技术。 DFT engineer面对的第一个问题是设计内部的状态的可测试性问题。在19...
【Tessent】Tessent Scan and ATPG Users Manual 2022 ch8 Test Pattern Generation
Tranquil_ovo的博客
03-23 8405
测试生成的基本过程
详解DFT的scan(边界扫描)
messi_cyc的专栏
01-07 5257
scan
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值