【Verilog基础】AXI中常考面试点理解总结（包含Outstanding理解）

已于 2023-05-09 12:42:34 修改
阅读量1.6w 收藏 87
点赞数 4
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： 校招 职场和发展 数字IC Verilog
于 2022-04-13 16:09:14 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/124148379
本文总结了AXI协议中的关键概念，包括Outstanding的作用，它允许在未处理响应时继续发送写命令，提高总线利用率。AXI中的Burst类型包括固定式、增值式和包装式。一次突发不能跨4K地址的原因在于4K边界对齐以优化奴隶访问attribute。此外，阐述了AXI4、AXI4-Lite和AXI4-Stream的区别与联系，并提供了计算AXI最大传输带宽的笔试题解析，帮助理解带宽计算和Outstanding概念。

文章目录

常见面试题：如何理解Outstanding？Outstanding有什么作用？

outstanding就是发出去的地址数量，未处理的地址可以先存放在AXI总线的缓存里，等完成一次传输事物之后，无需再握手传输地址，即可立即进行下一次的数据传输，所以outstanding本质上是为了实现数据传输的pipeline。

Outstanding的能力即AXI Master不需要等到Response，就可以持续发写命令的个数。

outstanding主要是提高总线利用率，减少气泡。

参考：

常见面试题：AXI中的Burst类型有哪些？

AXI协议定义了三种突发式读写的类型：固定式（Fixed）的突发读写、

了解本专栏 订阅专栏 解锁全文
【2023校招刷题】常见面试问题总结（七、常见总线协议篇）（随后续面试不断更新....）
悟已往之不谏 知来者之可追
06-06 2027
【2023校招刷题】常见面试问题总结（七、常见总线协议篇）（随后续面试不断更新....）
[UVM][BUS]bind語法及應用以及AXI Outstanding能力的測試
元直的博客
07-11 6385
本文介绍了用于测试AXI总线outstanding能力的验证方案。通过在testbench顶层module中bind接口协议检查模块(AIP)，实现了对AXI读写outstanding能力的监控。系统包含两个计数器模块(read_ostd_count和write_ostd_count)，分别统计读写outstanding事务数，并在溢出时发出告警。同时定义了coverproperty来验证实际outstanding值是否达到预期范围。验证方案采用参数化设计，支持通过宏定义关闭AIP检查，并提供了完整的bin
基于verilog实现AXI4协议接口读写功能
最新发布
junpingc的博客
10-23 412
AXI4是ARM公司推出的第四代AMBA总线协议，专为高带宽、低延迟的片上通信设计，广泛应用于FPGA、处理器及DSP等复杂系统，AXI4包含三中形态，分别为AXI4:标准版本，支持高带宽内存映射通信。AXI4-Lite：简化版，用于寄存器等简单设备的轻量级访问。AXI4-Stream：无地址协议，适用于高速数据流传输（如视频、音频）。本文章主要介绍AXI4协议的代码实现1. 写地址通道定义2. 写数据通道定义3. 写响应通道定义4. 读地址通道定义5. 读数据通道定义。
深入理解AMBA总线协议（AXI总结篇）
nuoweishizi的博客
08-31 4372
1.1、什么是片上总线要理解AXI总线，首先要理解什么是总线。大家刚接触总线的时候千万不要纠结于具体的概念，可以简单的理解成几根线按照规定的方式通信即可。对于芯片设计而言，可以简单的理解，总线就是一组通信规范，允许系统中不同组件之间进行传输。AMBA总线，包括AXI属于片上总线（On-chip Bus），它用于芯片内部中各个模块之间的通信。总线可以简单的分为设备之间的总线和片上总线。其中设备之间的总线有时候也可以叫做传输接口，比如最常见的UART串口，硬盘的PCIE、SATA接口。
axi的outstanding
m0_71354184的博客
01-09 2698
axi的outstanding
面试题：介绍一下AXIS2
larry_lv的专栏
07-27 850
Apache Axis2是一个基于Java的Web Service实现， 它提供了完整的对象模型和模块化的架构。Axis2可以让你轻易的完成如下工作：1. 发送SOAP消息2. 接受和处理SOAP消息3. 从一个纯Java类生成一个Web Service4. 使用WSDL来创建服
《IC验证必看｜AXI/AHB 总线细节与面试考点梳理》
m0_46663240的博客
08-21 718
面试中 AXI/AHB 是必考点，建议用对比表记忆。回答时要注意先讲整体，再讲细节，再举例子。建议动手写一个小的 AXI 或 AHB 验证环境，哪怕是 testbench，也能加深理解。
ISE14.7逻辑综合与实现工作过程
m0_46498597的博客
01-29 1292
1.1 ISE14.7逻辑综合与实现工作过程 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）ISE14.7逻辑综合与实现工作过程； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产
verilog-axi:用于FPGA实现的Verilog AXI组件
04-30
Verilog AXI组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 AXI4和AXI4精简总线组件的集合。 大多数组件的接口宽度均可完全参数化。 包括利用完整cocotb测试平台。 文献资料 axi_adapter模块 具有...
使用verilog代码实现AXI-LITE协议
05-20
使用verilog代码实现AXI-LITE协议，包含master和slave两个部分的代码，并且设计testbench使用master模块和slave模块进行读写控制，仿真成功。 主机使用axi_lite_master文件，可以自行更改代码增加对应寄存器的控制...
AXI-Interconnect IP核源码 verilog
01-13
本源码文件中可能包含的模块包括但不限于AXI主端口、AXI从端口、地址解码器、数据缓冲区、读写通道等。通过这些模块，设计者可以构建起一个复杂的网络，在不同的AXI主从设备之间建立起有效的数据传输路径。在实际...
verilog-axi-master_verilog_AXImaster_verilogaxi_axiverilog_AXI_源
10-04
在"verilog-axi-master"压缩包中，用户可以找到所有相关源代码，包括AXI Master模块的Verilog文件和其他辅助模块。将这些代码集成到自己的设计中，需要对Verilog语言和AXI协议有一定的了解。此外，使用VHDL或...
AXI三板斧之Outstanding、Out-of-order、interleaving
u011075954的专栏
06-19 3761
out-of-order，连续发送地址1和地址2，然后连续发送地址1要写入的数据和地址2要写入的数据，如果地址1对应的slave是busy，数据暂时无法写入，而地址2对应的slave是idle，那么数据可以先写入slave2，即先完成后发的地址2的操作，再完成地址1的写操作，这就是out-of-order。比如，可以连续发送地址1和地址2，然后连续发送地址1要写入的数据和地址2要写入的数据，最后依次等待地址1的响应和地址2的响应。请问，AXI Outstanding特性相比AHB的时序特性提高在哪里？
AXI总线协议小记（面试版）
qq_43172512的博客
09-05 1048
AXI4.0 相比 AXI3.0 的改动可以概括为 “砍、增、拆、松” 四个字，下面按维度逐条对比，一眼就能看清差异。AXI3在发送写响应之前，无需先查看地址，而AXI4在看到写响应之前，所有数据和地址都必须先完成传输。VALID 信号一旦置位，在 READY 信号未置位前不能撤销。READY 信号可以在 VALID 信号之前或之后置位。3.地址阶段和数据阶段不存在严格的数据关系。4.AHB是半双工 AXI是全双工。5.突发传输仅基于起始地址发起。1.独立读写控制通道。
AXI 总线基本概念1 - 如何理解outstanding传输
热门推荐
tbzj_2000的博客
02-28 5万+
在AXI4的总线规范中提到AXI4的总线特性之一： Support for issuing multiple outstanding addresses. 从字面理解，outstanding表示正在进行中的，未完成的意思，形象地说就是“在路上”。 简单讲，如果没有outstanding，或者说outstanding能力为1，则总线Master的行为如下(AHB总线就没有outstandi...
用中国高铁来谈谈AXI Outstanding能力
luoganttcc的博客
03-23 3396
好，我们一一对应上之后，我们以上海到北京的高铁为例，假设全上海的人都要坐高铁去北京，为了达到最高效率，那就是上海到北京的铁轨上高铁首尾相接，从上海虹桥排到北京南站，这些首位相接的高铁还都以310Km/h的速度前进（这里我们不考虑高铁停在北京南站下客减速的时间哈）。大家都知道AXI是ARM AMBA协议家族的一员，AXI的很多特性，例如分离的读写通道、Burst传输，Interleaving、乱序返回等特，显著提升了SOC互连的性能。和高铁列数的计算类似，我们首先需要确定AXI Master 在需要的场景。
【学习笔记】类AXI协议中的outstanding概念学习与计算
moon9999的博客
06-22 1万+
最近因为可能要写一个基于axi4协议的ddr模型（纯学习），正好也赶上我创作瓶颈了所以就把axi协议里的一些概念拿出来复习复习。
AXI中的outstanding、乱序、interleaving
qq_35396239的博客
04-03 2万+
AWID与ARID都是用于transaction的ID，主要用于outstanding与乱序传输，也就是说，outstanding与乱序传输是针对transaction的。 AWID 与 BID 对应，ARID 与 RID 对应 而用于interleaving的WID是针对beat的，且同一transaction的数据是需要顺序进行传输的，AXI4中已经取消了WID信号的使用，不再支持写交织。 ...
【IC面试问题：UCIE PHY LSM && AXI && Cache】
li_kin的博客
12-12 1612
IC AXI UCIE_PHY_LSM Cache
FPGA面试笔试必考问题经典总结
这暗示了文件可能包含FPGA领域的核心基础知识，包括硬件描述语言(HDL)如VHDL和Verilog的使用、FPGA的架构和工作原理、数字电路设计、信号处理、时序分析等。这些都是从事FPGA工作必须要掌握的基本知识点，也是面试官...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值