【Verilog基础】2选1MUX实现基础逻辑功能（包括：反相器/与门/或门/与非门/或非门/异或门/同或门）（常考面试题：最少MUX实现异或门/同或门）

已于 2022-08-24 14:56:39 修改
阅读量6.2k 收藏 10
点赞数 3
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： 校招 数字IC Verilog 职场和发展
于 2022-04-13 22:07:54 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/124152122
本文详细介绍了如何使用2选1MUX搭建基本的逻辑门，包括反相器、与门、或门、与非门、或非门、异或门和同或门。通过分析门电路的逻辑关系，揭示了用最少数量的2选1MUX构建异或门和同或门的方法，适合数字IC和FPGA领域的学习者和面试准备。

文章目录

搭建要点：找出前后两个都必须满足的情况，是两个的搭建桥梁。拿AB来说，前后两级A和B都必须为1，最后结果才能为1，只要有1个为0，输出就是0.

2选1MUX搭建各种门电路

2选1MUX实现反相器

在这里插入图片描述

2选1MUX实现与门

在这里插入图片描述

另一种搭建方法：

在这里插入图片描述

2选1MUX实现或门

在这里插入图片描述

另外一种搭建方法：

了解本专栏 订阅专栏 解锁全文
数字电路基础02（用2选1MUX实现与、或、非、与非、或非、异或、同或）
努力，加油每一天鸭~
11-04 3461
数字电路基础02（用2选1MUX实现与、或、非、与非、或非、异或、同或）
数字电路基础03（用与或非实现2选1MUX、四选一MUX、八选一MUX）
努力，加油每一天鸭~
11-04 4718
用与或非实现2选1MUX、四选一MUX、八选一MUX
Verilog学习笔记（2）Modelsim仿真_二选一逻辑_多路选择器
m0_58413328的博客
10-21 2750
1.组合逻辑代码设计和方针 1.1 二选一逻辑 //二选一逻辑，y的值由sel决定：sel为0时，y的值为a与b；sel为1时y的值为ab异或 module fn_sw( a , b , sel , y); input a; input b; input sel; output y; asssign y=sel?(a^b):(a&b); //"^"按位异或 A=010100，B=100010，则A^B=110110 //assign中的
[ACX720-V3]开发板——学习笔记（1）MUX2二选一多路器
最新发布
JiangDanju的博客
10-29 701
摘要：本文介绍了二选一多路器(mux2)的完整实现流程，包括功能设计(mux2.v)、测试平台(mux2_tb.v)的编写和验证过程。通过综合仿真、功能仿真、布局布线、时序仿真和板级调试五个步骤完成FPGA开发。重点解决了综合失败问题（需确保路径无中文）、测试平台搭建和引脚配置（需修改I/O标准为LVCMOS33）。时序仿真展示了信号延时和毛刺现象，最后通过拨码开关实现板级验证。完整流程涵盖了从代码编写到硬件实现的各个环节，并提供了常见问题的解决方案。
mux21_2选1多路选择器的VHDL_
10-02
FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PALGAL等逻辑器件的基础之上发展起来的。同以往的PALGAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA／CPLD实际上就是一个子系统部件。本次EDA课程设计就是利用VerilogHDL来设计设计一个2选1多路选择器
数字集成电路设计-1-用一个mux和一个inv实现异或
Rill的专栏
09-04 1万+
引言  今天遇到一个问题，如题，想了十来分钟都没有想出来，现在想出来了，觉得挺有意思。 1.1 verilog实现 module xor_rill （ input a, input b, output z ）； assign z = a?(~b):b; endmodule 1.2 电路图 1.3小结 如果要用基本的与或非门，要用2个与门，2个非门，
MUX实现反相器/与门/或门/与非门/或非门/异或门/同或门-合集
hahalueluelue的博客
08-11 1853
MUX实现反相器/与门/或门/与非门/或非门/异或门/同或门-合集
精选资源
mux21.zip_21mux选择器_21选择器_carea1j_mux21_mux21是什么
07-15
在数字逻辑设计中，2:1 MUX可以用基本的逻辑门（如与非门、或非门等）构建。例如，可以使用两个与门和一个或门来实现2:1 MUX的功能。当Sel为0时，A信号通过与门到达输出，而B信号被阻断；当Sel为1时，B信号通过与门...
2选1数据选择器Verilog实现及引脚设计
在本文件所提供的信息中，标题“mux_2to1.rar_2 to 1 mux_2-to-1MUX_MUX_2TO1引脚图_MáS_Verilog 2to1”明确指出该压缩包内容与2选1多路选择器相关，且涉及Verilog硬件描述语言实现、引脚图以及具体的功能行为。...
设计一个可逆的4位变换器，其功能为：在控制信号C=1时，它将8421码转换为格雷码，C=0时，它将格雷码转换为8421码。用与非门（2片74LS00）和异或门（2片74LS86）实现。用FPGA实现
04-02
这可能涉及将C信号与输入位进行组合，使用与非门来构建所需的逻辑门（比如与门、或门等），然后结合异或门来实现所需的功能。 另一个思路是，无论转换方向如何，每个位的输出可能由输入和C信号组合后的逻辑表达式...
verilog基础，连续赋值之组合逻辑-高级篇
人工智能笔记
12-13 862
对verilog的总线组合逻辑进行了分析，结合FPGA综合工具进行设计，得到了RTL级结构图以及lut级原理图
01-数字逻辑基础：布尔代数、逻辑门电路、组合逻辑与时序逻辑
2301_79143213的博客
09-15 83
本文介绍了数字IC设计的基础知识，包括布尔代数、逻辑门电路、组合逻辑、时序逻辑和数字系统架构。主要内容有：1）布尔代数的基本运算和定律；2）逻辑门的基本类型及Verilog实现；3）组合逻辑电路的特点与多路选择器实现；4）时序逻辑的存储元件和D触发器设计；5）数字系统的整体架构与设计流程。文章通过Verilog代码示例和电路图，系统性地讲解了从基础理论到实际设计的过渡，为手写CPU提供了必要的知识框架。
2选1多路复用器（MUX）设计与实现详解
weixin_35390379的博客
09-30 1675
为了对2选1 MUX进行数学建模，首先需要明确其所有参与运算的逻辑变量。设：A：第一路数据输入（Data Input A），为单比特二进制信号；B：第二路数据输入（Data Input B），同样为单比特信号；S：选择控制信号（Select Signal），用于指示当前应选择哪条路径；Y：最终输出信号（Output），表示在当前控制条件下所选的数据值。这四个变量共同构成了2选1 MUX的基本接口模型。
MUX实现逻辑功能（反相器/与门/或门/与非门/或非门/异或门/同或门）
weixin_45074094的博客
02-28 7238
用一个选择器和反相器实现异或逻辑
weixin_43086145的博客
04-10 1357
某公司技术面试题，想要分析一下此类实现类的电路设计该如何design 首先异或的逻辑的数学符号为“⊕”，计算机符号为“xor”。逻辑表达式a⊕b = (¬a ∧ b) ∨ (a ∧¬b)，即ab相等输出0，不相等输出1。 使a作为确定值考虑当a为1时a⊕b＝¬b;a为0时a⊕b＝b。 所以 用Verilog语言即c＝a? !b : b; ...
二选一数据选择器2-1 MUX
lfasdf的博客
04-27 8432
这里描述一个2选1的数据选择器 Verilog HDL数据流设计2选1的数据选择器 module mux_2to1_fan(s0,in0,in1,out); input [1:0] s0,in0,in1; output [1:0] out; wire [1:0] in0_temp; wire [1:0] in1_temp; assign in0_temp= in0/2; assign in1_temp= in1%2; assign out=s0?in1_temp:
带有与非门的二选一多路选择器Verilog程序
gaozifei123的博客
03-14 777
output out;endmodule。
数字电路基础知识——组合逻辑电路（数据选择器MUX、多路复用器）
热门推荐
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
09-11 9万+
数字电路基础知识——组合逻辑电路（数据选择器MUX、多路复用器） 数据选择器（MUX） 二选一数据选择器 用 2输入mux，实现与，或，非，异或 三、 四选一选择器 四、用选择器设计组合逻辑电路 五、例：用Verilog描述一个多路复用器，输入的通道数目N，每一路的位宽为M。 求log以2为低的整数的方法（使用移位寄存器、数据比较器）
MUX实现某些电路的搭建
spx1164376416的博客
04-22 1万+
本篇文章转自MUX变身大法 2选1MUX介绍 S为MUX的选择端，如果S为0，则选择A，MUX输出的Y=A，如果S为1，则选择B，MUX输出Y=B。在Verilog语言中，MUX的实现可以利用？：运算符，非常直观。在下面的示例中，我们用大写S, A, B分别表示MUX的三个输入pin，下面变换的实例的门输入信号都用小写字母来区分。 assign Y = S ? B : A; mux搭建反相器 反相器Inverter只有一个输入a，输入是0，输出为1；输入为1，输出则为0。思路是将MUX的S作为输入a，那
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值