【UVM基础】TLM常用数据接发送与数据接收实例

已于 2022-02-16 23:42:25 修改
阅读量1.8k 收藏 1
点赞数 1
CC 4.0 BY-SA版权
分类专栏： # UVM基础 文章标签： UVM TLM
于 2022-02-16 15:44:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/122964696
UVM基础 专栏收录该内容
25 篇文章 ¥49.90 ¥99.00
订阅专栏
本文详细介绍了UVM中基于TLM的数据通信，包括如何使用uvm_analysis_port进行数据发送，以及uvm_blocking_get_port进行数据接收。通过具体的例子展示了在UVM组件间如何建立transaction级别的通信，特别强调了使用fifo连接发送和接收端口的原因和作用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

在UVM中， 通常使用TLM（ Transaction Level Modeling） 实现component之间transaction级别的通信。

本节将以下图的UVM树形结构为例，示范 UVM transaction级别通信的数据接发送（uvm_analysis_port）与数据接收（uvm_blocking_get_port）。

图2-7 UVM树的生长： 加入reference model

数据流向是：my_model是从my_agent的my_monitor中得到my_transaction， 经过处理后，my_model把my_transaction传递给my_scoreboard。

1、数据接发送（uvm_analysis_port）

在UVM的transaction级别的通信中， 数据的发送有多种方式， 其中一种是使用uvm_analysis_port。 在my_monitor中定义如下变量：

文件： src/ch2/
了解本专栏 订阅专栏 解锁全文
【从零开始学习 UVM】10.5、UVM TLM —— UVM TLM Blocking Get Port
努力，加油每一天鸭~
04-04 845
【从零开始学习 UVM】10.5、UVM TLM —— UVM TLM Blocking Get Port
[UVM]UVM TLM2.0简介及应用实例分析
元直的博客
04-19 4780
UVM TLM2.0 通过前面博文的介绍，我们知道了UVM中各个组件之间的通信是通过TLM1.0的方式实现的。而伴随着SystemC模型的广泛应用，SystemC的主要通信机制TLM2.0也引起了UVM标准委员会的广泛兴趣。我们之前介绍过TLM协议本身并不依赖于某一种语言，而可以跨语言地完成它的传输标准...
`uvm_do宏如何与底层的driver进行交互
hh199203的博客
10-21 879
在张强《UVM实战》中的179页，提到了“uvm_do系列宏其实是将下述动作封装在一个宏中”，这句话大概的提到了uvm_do这个宏里边的具体实现，但是这些内容是怎么通过sequencer，与底层的driver进行交互的，确不得而知。本文主要记录一下，uvm_do这个宏，与底层driver交互的方式，从而进一步帮助我们理解数据的传递方式。本文主要记录一下uvm_do这个宏的具体实现，以及与底层driver之间的交互过程。
UVM sequence如何随机化发送transaction
Thomas_ic_123的博客
12-12 1240
UVM sequence如何随机化发送transaction
UVM——普通TLM端口的用法
weixin_45704530的博客
02-14 378
put模式 producer调用consumer中重载的put方法，把数据发送到consumer。代码示例如下。 此处的代码示例为monitor向reference model发送数据。 monitor class my_monitor extends uvm_monitor; `uvm_component_utils(my_monitor); virtual dut_interface m_vif; uvm_blocking_put_port #(my_transaction
【UVM的数据流】分为一个agent和多个agent的情况
carrotbanana的博客
08-20 3378
一个sequence在向sequencer发送transaction前，要先向sequencer发送一个请求，sequencer把这个请求放在一个仲裁队列中。作为sequencer，它需做两件事情：第一，检测仲裁队列里是否有某个sequence发送transaction的请求；第二，检测driver是否申请transaction。只有一个agent时，sequencer一般在agent类之前使用typedef定义一下，然后在agent中例化即可。...
UVM_6：事务级建模TLM通信
weixin_45159924的博客
07-05 1291
TLM是一种基于事务（Transaction）的通信方式，通常在高抽象级语言，例如SystemC、SV/UVM中作为模块间的通信方式。 TLM通信保证了相邻组件间的通信不再通过显式句柄引用，而是独立于组件的通信方式，为验证组件的复用提供了很好地封闭性。 仿真速度是TLM对项目进度的最大贡献，同时TLM传输中的事务又可以保证足够大的信息量和准确性。...
UVM实战_2_TLM总结
weixin_61103637的博客
11-18 245
前言一、put、get、transport端口1.术语二、使用步骤1.引入库2.读入数据总结总结《UVM实战》第4章内容提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
UVM：4.3.1 UVM 中的analysis 端口
06-15 1983
1.除了PORT,EXPORT,IMP外，还有analysis_port 和analysis_export，都用于传递transaction，区别是： 1）一个analysis_port 可以连接多个IMP，也就是一对多通信。put 和get 是一对一（除非实例化new时制定数量）。 2）analysis_port 和analysis_export 没有阻塞和非阻塞的区分。本身就是广播，像是非
uvm_port_base学习(草稿）
weixin_39662684的博客
11-10 375
在uvm_port_base中定义了此port连接port的数目，设置了m_min_size和m_max_size,同时会对其连接数量做检查.
UVM实现component之间transaction级别的通信
qq_33300585的博客
12-05 1054
UVM实现component之间transaction级别的通信
UVM TLM（Transaction Level Modeling）1.0事务级建模介绍
qq_25749155的博客
12-22 1648
system verilog, UVM TLM使用
UVM实战笔记（六）
weixin_44590534的博客
11-20 5344
sequence相关（核心）
UVM Sequence机制基本使用介绍
qq_25749155的博客
12-28 2124
uvm sequence机制介绍
UVM 入门实验3
weixin_43373901的博客
05-09 1874
1.TLM单向通信和多向通信 在之前的monitor到checker的通信，以及checker与reference model之间的通信，都是通过mailbox以及在上层进行句柄传递实现的。这次实验则使用TLM端口进行通信，做逐步的通信元素和方法的替换。 TLM通信结构框图 将monitor中用来与checker中的mailbox通信的mon_mb句柄替换为对应的uvm_blocking_put_port类型。 uvm_blocking_put_port #(mon_data_t) mon_bp_port
【从零开始学习 UVM】10.6、UVM TLM —— TLM Non-blocking Get Port
努力，加油每一天鸭~
04-04 671
【从零开始学习 UVM】10.6、UVM TLM —— TLM Non-blocking Get Port
UVM（3）TLM通信
qq_44698709的博客
08-08 809
当A_port的类型是nonblocking_put，B_imp的类型是nonblocking_put时，那么就要在B中定义一个名字为try_put的函数和一个名为can_put的函数。当A_port的类型是put，B_imp的类型是put时，那么就要在B中定义3个接口，一个是put任务/函数，一个是try_put函数，一个是can_put函数。当A_port的类型是blocking_get，B_imp的类型是blocking_get时，那么就要在B中定义一个名字为get的任务/函数。
UVM——TLM通信机制（port、export、imp + analysis_port）
热门推荐
Mr.翟的博客
04-26 2万+
文章目录 TLM（transaction level modeling）是一个基于事务（transaction）的通信方式，通常在高抽象级的语言中被引用作为模块之间的通讯方式，例如SystemC或者UVM。 ...
UVM
weixin_44766553的博客
02-23 953
UVM-sequence和sequencer的使用 转载自https://blog.youkuaiyun.com/wonder_coole/article/details/90665876
UVM_TLM_FIFO
最新发布
03-27
<think>好的，我现在要回答用户关于UVM TLM FIFO在SystemVerilog中的实现和使用的问题。首先，我需要回顾一下UVM TLM的基本概念，因为FIFO是其中的一部分。UVM TLM（Transaction Level Modeling）主要用于组件之间的高层次通信，通过事务（transaction）而不是信号级的交互来提高抽象层次。TLM FIFO则是一种用于缓存这些事务的组件，允许生产者和消费者以非阻塞或阻塞的方式进行通信。 接下来，用户想了解具体的实现方法和使用场景。我应该从TLM FIFO的作用开始解释，说明它在同步不同速率组件时的作用，比如当生产者生成事务的速度快于消费者处理速度时，FIFO可以缓冲这些事务，避免数据丢失或阻塞。然后，需要提到UVM中提供的uvm_tlm_fifo类，以及它如何与put和get端口配合使用。 在实现部分，我需要给出一个简单的示例，展示如何声明FIFO实例，并连接生产者和消费者。例如，生产者使用put_port连接到FIFO的put_export，而消费者使用get_port连接到FIFO的get_export。同时，代码示例应该用SystemVerilog语法，使用适当的类定义和方法调用，比如在生产者中使用put()方法，消费者中使用get()方法。 还需要注意TLM FIFO的阻塞和非阻塞模式的区别。阻塞模式下，如果FIFO已满，put操作会等待直到有空间；非阻塞模式则立即返回状态。同样，get操作在阻塞模式下会等待直到有数据可用，而非阻塞则可能立即返回。这一点对用户理解不同场景下的选择很重要。 此外，用户可能需要了解如何配置FIFO的大小，默认情况下可能是无限的，但实际应用中可能需要设置一个固定大小，以避免内存无限增长。这可以通过在构造函数中指定大小参数来实现。 最后，应用场景部分需要举一些实际例子，比如在验证环境中，当driver和monitor需要传递事务时，或者不同验证组件之间需要解耦的情况下，使用TLM FIFO可以提高模块化和重用性。 在编写过程中，要确保遵循系统级指令，如行内公式使用$...$，独立公式用$$...$$，虽然这个问题可能不太涉及数学公式，但需要检查是否有必要的地方。同时，生成相关问题时要围绕UVM TLM FIFO的相关知识点，比如阻塞与非阻塞的区别、FIFO大小的配置、使用中的常见错误等。 现在需要检查是否有遗漏的要点，比如TLM FIFO的其他方法，如try_put和try_get，是否应该提及。此外，是否需要说明FIFO与普通SystemVerilog队列的区别，以及其在UVM中的优势，比如内置的分析端口和调试功能。 可能还需要提到uvm_tlm_analysis_fifo，这是一种特殊的FIFO，用于广播事务到多个消费者，适用于观察者模式，比如多个monitor需要接收同一事务的情况。这可以作为扩展内容，帮助用户更全面地理解不同的FIFO类型。 在代码示例部分，要确保语法正确，比如正确的类继承、端口声明和方法调用。同时，注释或解释代码的关键部分，帮助用户理解每个步骤的作用。 总结下来，回答的结构应该是： 1. TLM FIFO的概述和作用 2. 实现步骤，包括声明、连接和示例代码 3. 阻塞与非阻塞操作的区别 4. 配置FIFO大小 5. 应用场景举例 6. 相关问题生成 需要确保内容准确，参考UVM官方文档或权威资料，必要时添加引用标识。例如，关于TLM FIFO的默认大小和行为，可以引用UVM标准库的说明[^1]。 最后，生成的相关问题应该引导用户深入理解TLM FIFO的不同方面，比如性能考虑、调试方法、与其他TLM组件的比较等。</think>### UVM TLM FIFO实现与使用方法 UVM TLM FIFO是一种基于事务的通信组件，用于缓存组件间传输的数据对象（transaction）。其核心作用是**解耦生产者与消费者**，支持阻塞/非阻塞操作，常用于处理速率不匹配的模块间通信[^1]。 #### 一、TLM FIFO基础实现 1. **声明FIFO实例** 在UVM组件中实例化`uvm_tlm_fifo`，并指定存储数据类型（如`my_transaction`）： ```systemverilog class my_env extends uvm_env; uvm_tlm_fifo #(my_transaction) data_fifo; function void build_phase(uvm_phase phase); data_fifo = new("data_fifo", this); // 默认无限容量 endfunction endclass ``` 2. **连接生产者与消费者** - **生产者端**：使用`put_port`发送事务 ```systemverilog class producer extends uvm_component; uvm_blocking_put_port #(my_transaction) put_port; task run_phase(uvm_phase phase); my_transaction tr; tr = my_transaction::type_id::create("tr"); put_port.put(tr); // 阻塞式写入 endtask endclass ``` - **消费者端**：使用`get_port`接收事务 ```systemverilog class consumer extends uvm_component; uvm_blocking_get_port #(my_transaction) get_port; task run_phase(uvm_phase phase); my_transaction tr; get_port.get(tr); // 阻塞式读取 endtask endclass ``` 3. **端口连接** 在环境类中完成端口绑定： ```systemverilog producer.prod_put_port.connect(env.data_fifo.put_export); consumer.cons_get_port.connect(env.data_fifo.get_export); ``` #### 二、关键特性 1. **阻塞与非阻塞操作** - `put()`/`get()`：阻塞直到操作成功 - `try_put()`/`try_get()`：立即返回状态码（成功/失败） 2. **容量控制** 通过构造函数设置最大容量： ```systemverilog data_fifo = new("data_fifo", this, 8); // 最大存储8个事务 ``` #### 三、典型应用场景 1. **数据流缓冲**：如DMA控制器与存储器接口间的速率适配 2. **事务广播**：使用`uvm_tlm_analysis_fifo`向多个监控组件分发事务 3. **测试平台解耦**：隔离生成器(generator)与驱动器(driver)的执行时序 ```mermaid graph LR Producer -->|put_port| FIFO FIFO -->|get_port| Consumer ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值