蓝天下的守望者-优快云博客

原创 SV学习——过程语句和子程序（第三章）

在做设计验证时，需要写很多代码，大部分在task和function里面，SV在这方面增加了许多改进使得它更接近C语言，从而使代码的编写变得更加容易，尤其是在处理参数传递上。

2023-02-26 15:00:08 1866

原创关于内存对齐的理解

寄存器的数据位宽和寄存器的地址增量有什么样的关系，为什么是这样的关系。为什么寄存器的地址是0，4，8，c的递增方式。为什么地址不能是0，1，2，3这样。

2024-10-10 20:01:43 104

原创 DW_apb_i2c配置指南及使用svt_i2c_vip验证

本篇主要记录自己在使用Synopsys的IP DW_apb_i2c时的体会。顾名思义，这个IP是基于I2C总线协议开发的，自己作为verifer的经验不足一年，所以一开始最困扰我的问题是I2C协议和这个IP有什么关系？（听起来能提出这样的问题是挺蠢的）对此，我的理解是，I2C协议是信息传递的一种规则，而DW_apb_i2c是基于verilog开发的满足I2C协议要求的硬件实体。网上关于I2Ｃ协议的解读已经很多了，这篇主要讲这个IP怎么使用。能够使用这个IP的前提是理解协议。

2024-01-17 23:33:40 4083 18

原创 DW_apb_gpio使用指南

芯片上的引脚只有一部分是GPIO，作为GPIO的这类引脚，它的功能和特点是可以被编程控制它的工作模式，电压高低。设计电路时把LED接到了GPIO上，通过编程控制GPIO的模式和输入输出来控制LED亮还是灭。GPIO（general purpose input output）通用输入输出端口。负责采集外设的信息或者控制外部器件工作。关于DW_apb_gpio。每个IO口都可以做中断。

2024-01-17 23:32:44 1051

原创 systemverilog中关系运算符的真值表

=， &，|， &&，||这样的关系运算符，这些关系掌握的不清楚，每次用到都要搜索或者查书，但是很多网站多以文字描述，个人任务最好的是针对每个关系运算符出一个真值表，方便理解。两个单比特数，如果为0或1，相等则返回1，不等返回0；两个单比特数，如果为0或1，不等则返回1，相等返回0；对于多比特数的&运算，把每一位相与，然后结果写下来，组成的数就是最终结果。对于多比特数的&运算，把每一位相或，然后结果写下来，组成的数就是最终结果。可以用于四值逻辑运算符的关系运算，四值逻辑即0，1，x，z。

2023-12-22 20:45:01 980

原创 UVM学习

这个里面从top_tb，向uvm_test_top层，也就是driver传递interface，config_db#()中的参数类型，也是一个virtual的my_if，但是最终传递的值是input_if，然而它是一个interface的实例化对象。virtual counter_if vif 声明了一个虚接口类型的句柄，虚接口类型的句柄声明之后，初值是null，它没有指向任何对象，而driver的new()函数，传的参数是一个虚接口类型的句柄。关于virtual interface的使用的问题。

2023-09-01 15:09:36 353

原创 UVM cookbook 翻译

假设spi_env在顶级测试组件中实例化，名称为“m_env”，则代理的分层路径名称是spi_envs组件名称、“uvm_test_top.m_env”、“dot”（“.”）运算符和作为第一个参数传递给“create（）”方法的名称的串联，导致代理的层次结构名称为“uvm_test_top.m_env.m_apb_agent”。当这些组件组装到测试台中时，结果是一个模块化的可重复使用的验证环境，它允许测试编写者在事务级别思考，专注于必须验证的功能，而测试台架构师则专注于测试如何与被测设计（DUT）交互。

2023-08-24 11:09:57 348

原创用到的python知识总结

工作之后，很久没有写csdn了，反而是写了很多的confluence文档，进来之后也写了大大小小几个脚本，一些处理方法是通用的，将来会演变为套路，希望记录下来，把相关的语法知识补全，之后写的也会更快。

2023-07-06 23:53:29 102

原创 sv学习——OOP

new()函数除了分配内存之外，它还初始化变量。在默认情况下，它将变量设置成默认数值，二值变量为0，四值变量为X。可以通过自定义new函数将默认值设成想要的数据。但是new函数不能有返回值，因为它总是返回一个指向类对象的句柄，其类型就是类本身。new()是class中默认自带的，也可以自定义new()函数。addr=a;data[i]=d;endclass把task和function都写在类里面，显得类特别长，不便阅读，

2023-02-27 00:10:42 462

原创 SV学习——数据类型（第二章）

verilog有1995和2001版本，而SV是verilog的延伸，SV发布的时候直接就是3.0，之后可能不再存在verilog，而是统一用SV。SV是完全兼容verilog的。verilog文件以.v结尾，SV文件以.sv结尾。语法是全部兼容的，SV是verilog的扩展和延伸。

2023-02-26 15:01:52 3457

原创 SV学习——关于SV的介绍（第一章）

1989年Cadence收购GDA，verilog HDL成为Cadence公司的专有设计语言，为了更大范围内推广使用verilog HDL，1990年Cadence决定公开Verilog HDL，并于同年成立OVI(Open Verilog International)，面向公有领域开放，推进Verilog HDL发展和标准的制定。verilog和systemverilog不是一个偏向于设计，一个偏向于验证，systemverilog是verilog后期发展的结果，verilog是sv的子集。

2023-02-26 15:00:55 780

原创从0到1——北航硕士论文沉浸式体验

最近开始写毕业论文了，记得上次写毕业论文还是上次（本科毕业论文），当时很多格式调整弄的并不清楚，走了很多弯路。最让我头大的比如：标题，页眉，页脚，分节符，分页符，图片插入，目录，样式等等。这些是用word写论文绕不开的问题，现在我又遇到了，想借此机会，把它们记录清楚，也可以给后来人提供一些借鉴。

2022-12-11 18:32:55 5046 21

原创第四章——软件测试流程和规范

软件测试规范是测试工作的依据和准则，在测试标准约束下和测试规范指导下，完成测试计划，设计，执行和软件产品的质量评估，从根本上保证软件测试工作的质量，进而保证软件产品的质量，降低企业的成本，最终使企业具有良好的竞争力。Test Management Approach，测试管理方法，是一种业务驱动的，基于风险策略的，结构化的测试方法体系，目的是更早的发现缺陷，以最小的成本，有效的，彻底的完成测试任务。基于风险的测试是指评估测试的优先级，先进行高优先级的测试，如果时间或精力不够，低优先级的测试可以暂时先不做。

2022-12-10 18:17:29 2755

犊犊爱编程的博客