【UVM实战】第二章：一个简单的UVM验证平台（3）为验证平台加入各个组件【时序解读；使用流操作符解包driver数据的代码；修正原书monitor数据的拼包错误】

已于 2023-03-26 19:37:34 修改
阅读量955 收藏 1
点赞数 2
CC 4.0 BY-SA版权
分类专栏： # UVM实战 文章标签： UVM
于 2022-02-16 16:08:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/122898981
UVM实战 专栏收录该内容
15 篇文章 ¥39.90 ¥99.00
订阅专栏
本文详细介绍了如何构建一个基于UVM的验证平台，包括加入transaction、env、monitor、agent、reference model和scoreboard的步骤。通过实例展示了组件之间的交互，特别是数据解包和打包的方法，并探讨了UVM的组件实例化和通信机制。同时，文章还指出了原书中monitor数据拼包的错误，并提供了修正方案。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

DUT的基本功能：采集输入端口的RX和RX_EN，打一拍后输出到TX和TX_EN。

2.3.1、加入transaction

在2.2节中， 所有的操作都是基于信号级的。 从本节开始将引入reference model、 monitor、 scoreboard等验证平台的其他组件。在这些组件之间， 信息的传递是基于transaction的， 因此， 本节将先引入transaction的概念。

transaction是一个抽象的概念。 一般来说， 物理协议中的数据交换都是以帧或者包为单位的， 通常在一帧或者一个包中要定义好各项参数， 每个包的大小不一样。 很少会有协议是以bit或者byte为单位来进行数据交换的。 以以太网为例， 每个包的大小至少是64byte。 这个包中要包括源地址、 目的地址、 包的类型、 整个包的CRC校验数据等。 transaction就是用于模拟这种实际情况， 一笔transaction就是一个包。 在不同的验证平台中， 会

了解本专栏 订阅专栏 解锁全文
【UVM实战】第二章：一个简单的UVM验证平台（4）UVM 的终极大作：sequence
悟已往之不谏 知来者之可追
02-16 772
UVM 的终极大作：sequence~
【UVM实战】第二章：一个简单的UVM验证平台（2）只有driver的验证平台【时序解读】
悟已往之不谏 知来者之可追
02-12 1337
只有driver的验证平台~
一个简单的UVM验证平台
weixin_44915807的博客
09-29 4412
1. SystemC是基于C++的，用户需要自己管理内存，容易发生内存泄漏[^内存泄漏指的是程序中已动态分配的堆内存由于某种原因程序未释放或无法释放，造成系统内存的浪费，导致程序运行速度减慢甚至系统崩溃]。 而SystemVerilog则不存在这个问题，而且与Verilog完全兼容，提供DPI接口，而且本身自带内存管理机制，不用担心内存泄漏问题。还支持系统函数调用，可以直接调用可执行程序，即外部已经用C写好的参考模型。 2. 验证平台大致包括如下几个部分 driver:实现激励。 scoreboar
uvm实战_第2章
m0_49911637的博客
02-06 528
uvm第二章
【UVM实战】一个简单的UVM验证平台（源码）
Laplace2008
01-05 3255
本文以《UVM实战》实战中源代码为例，介绍了UVM验证平台的搭建过程，了解各个组件的构成及UVM整体框架。
《UVM实战》笔记——第2章 简单的验证平台
xianhe_0621的博客
06-08 729
phase”是UVM主要的特性之一，其目的是为了统一testbench执行流程。UVM中的phase主要分为3类，即按顺序执行build phase、run-time phase和clean up phase。1.Build phases-构建和配置testbench；2.Run-time phases-在testbench上运行test case(会消耗仿真时间)；3.Clean up phases-在该阶段报告test case的结果。
【UVM序列器与响应器】：提升验证并行性，效率倍增的秘诀
本文深入探讨了UVM（统一验证方法学）序列器与响应器的理论与实践，详细介绍了它们的基本概念、设计实现以及高级应用。文章不仅涵盖了序列器与响应器在并行性提升和效率评估方面的策略，还包括了它们在实际项目中的...
简单的UVM验证平台——来源于张强UVM实战
qq_49106749的博客
04-23 2879
通过import语句将整个uvm_pkg导入到验证平台，只有导入这个库编译器在编译my_driver.sv文件时才会认识其中的uvm_driver等类名。
《UVM实战》——2.1节验证平台的组成
风中少年的博客
06-15 1525
第2章一个简单的UVM验证平台 2.1　验证平台的组成 验证用于找出DUT中的bug，这个过程通常是把DUT放入一个验证平台中来实现的。一个验证平台要实现如下基本功能： 验证平台要模拟DUT的各种真实使用情况，这意味着要给DUT施加各种激励，有正常的激励，也有异常的激励；有这种模式的激励，也有...
UVM实战 卷I学习笔记2——为验证平台加入各个组件（1）
weixin_41979380的博客
09-24 1095
开始引入reference model、monitor、scoreboard等验证平台的组件，在这些组件之间信息的传递是基于transaction的。 1、加入transaction transaction是抽象的概念。物理协议中的数据交换都是以帧或包为单位的，在一帧或一个包中要定义好各项参数，每个包的大小不一样。很少会有协议是以bit或byte为单位进行数据交换。 以以太网为例，每个包的大小至少是64byte。这个包中要包括源地址、目的地址、包的类型、整个包的CRC校验数据等。 transaction就
UVM 验证测试平台搭建简单示例（详细）
05-23
该文档详细介绍利用UVM验证方法学库搭建system Verilog 测试验证平台的步骤和方法，我看完后感觉很好。能够很快入门UVM，是个不错的资料，分享给大家。
UVM实战第二章部分源码添加注释
07-03
看书《UVM实战》第二章后在下载源码中添加部分注释(个人理解，仅供参考)
UVM项目实战.pdf
10-30
UVM项目实战.pdf
UVM实战 卷I学习笔记2——为验证平台加入各个组件（2）
weixin_41979380的博客
09-26 1416
话接上文UVM实战 卷I学习笔记2——为验证平台加入各个组件（1） 5、加入reference model reference model用于完成和DUT相同的功能，其输出被scoreboard接收，用于和DUT的输出相比较。DUT如果很复杂，那么reference model也会相当复杂。本章的DUT很简单， 所以reference model也简单： class my_model extends uvm_component; uvm_blocking_get_port #(my_transaction
诙谐有趣的《UVM实战》笔记——第二章 一个简单的UVM验证平台
dinghj3的博客
11-11 3328
学习笔记不该是枯燥的，我想要尝试用形象的比喻来让UVM变得活泼起来！方便记忆，也有助于深刻理解。
UVM：2.3 为验证平台加入各个组件->2.3.7 加入field_automation机制
06-08 1571
去
《从零开始，搭建一个简单的UVM验证平台》实操
shuwei1990的博客
05-08 2873
UVM实战
UVM：2.3 为验证平台加入各个组件->2.3.2 加入env
06-05 721
1.my_env如下： `ifndef MY_ENV__SV `define MY_ENV__SV class my_env extends uvm_env; my_driver drv; function new(string name = "my_env", uvm_component parent); super.new(name, parent); e
sv 流操作符 对结构体
最新发布
03-18
<think>好的，用户想了解如何在SystemVerilog中使用流操作符对结构体进行操作。我需要先回忆流操作符的基本用法，然后结合结构体的特性来解答。 首先，流操作符分为打包（pack）和解包（unpack），用>>和<<表示。它们主要用于将数据转换成位流，方便传输或存储。结构体在SystemVerilog中需要声明为packed，才能进行流操作，否则会报错，因为非合并结构体可能有不连续的内存布局，流操作符处理不了。 接下来，需要给出具体的步骤。第一步是定义合并（packed）结构体，使用typedef struct packed关键字。例如，用户可能想打包一个包含不同信号的结构体，比如数据总线。然后，使用流操作符将结构体转换为位流，可能需要指定转换的位数，特别是当结构体中有非整型字段时，比如枚举类型，需要明确其位宽。 然后，示例代码很重要。要展示如何声明结构体，使用流操作符打包和解包，注意字段的顺序是否符合预期，因为流操作符默认是按从左到右的顺序处理结构体成员。此外，需要注意结构体成员的位宽总和，确保转换后的位流正确无误。 可能的问题点包括：结构体未声明为packed导致错误，流操作符处理非合并结构体时的限制，以及字段顺序和位宽的问题。需要提醒用户这些常见错误，并给出解决方法，比如显式指定位宽或调整字段顺序。 最后，生成相关问题，帮助用户进一步理解流操作符和结构体的其他应用，比如与联合体的结合、网络传输中的使用，以及位宽计算的注意事项。 需要确保所有代码示例符合SystemVerilog语法，特别是结构体的声明和流操作符的使用。同时，引用相关的资料，比如结构体的合并声明要求来自引用[1]，结构体的基本概念来自引用[2]和[4]，确保回答的准确性。</think>### SystemVerilog流操作符操作结构体的使用方法 在SystemVerilog中，流操作符（streaming operators）`>>`和`<<`用于对数据格式进行序列化或反序列化操作，支持对结构体进行打包（pack）和解包（unpack）。以下是具体步骤和示例： --- #### 1. **定义合并（packed）结构体** 流操作符要求结构体必须声明为合并（packed）类型，否则会因内存布局不连续导致操作失败[^1]。 ```systemverilog typedef struct packed { logic [7:0] data; logic [1:0] status; logic [15:0] address; } packet_t; ``` --- #### 2. **流操作符基本语法** - **打包（pack）**：`{>>{ ... }}` 将数据转换为连续的位流 - **解包（unpack）**：`{<<{ ... }}` 将位流还原为原始数据格式 --- #### 3. **结构体流操作示例** ```systemverilog module stream_operator_demo; packet_t tx_packet, rx_packet; logic [31:0] bitstream; // 总位宽 = 8+2+16=26，但需对齐到32位 initial begin // 初始化结构体 tx_packet = &#39;{data: 8&#39;hA5, status: 2&#39;b11, address: 16&#39;hF0E0}; // 将结构体打包为位流（按字段顺序从左到右填充） bitstream = {>>{ tx_packet }}; // 等价于 {tx_packet.data, tx_packet.status, tx_packet.address} // 将位流解包到另一个结构体 {>>{ rx_packet }} = bitstream; $display("Original: data=0x%h, status=%b, address=0x%h", tx_packet.data, tx_packet.status, tx_packet.address); $display("Unpacked: data=0x%h, status=%b, address=0x%h", rx_packet.data, rx_packet.status, rx_packet.address); end endmodule ``` --- #### 4. **关键注意事项** 1. **合并结构体要求** 非合并结构体（unpacked）无法直接使用流操作符，需显式声明`packed`。 2. **位宽对齐** 结构体总位宽需与目标变量匹配。例如上例中26位结构体被填充到32位变量中，高位补零。 3. **字段顺序控制** 默认按结构体字段声明顺序处理，可通过`<<`或`>>`指定方向： ```systemverilog // 大端序（高位字段优先） bitstream = {>>{ tx_packet.address, tx_packet.status, tx_packet.data }}; ``` --- #### 5. **常见错误解决** - **错误：非合并结构体流操作** ```systemverilog typedef struct { // 缺少 packed logic [7:0] data; } unpacked_t; logic [7:0] bits = {>>{ unpacked_t }}; // 非法操作[^1] ``` **修复**：添加`packed`关键字。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值