V3_Bs的博客

子载波频率是正交的，这使得干扰子信道可以在接收机处分离，与非正交多载波调制(MCM)相比，提高了频谱效率。此外，循环前缀(CP)保持了多径信道中子载波的正交性，提供了一种防止信道引起的码间干扰(ISI)的机制。这些子通道中的每一个都足够窄，以确保它们单独经历“平坦衰落”，这意味着单个子通道的响应是恒定增益，或简单的线性响应。在单载波系统中，如QPSK和QAM，均衡器通常在时域中使用自适应滤波器实现，其权重使用发送端和接收端都知道的训练序列更新以及自适应算法，如递归最小二乘(RLS)或最小均二乘(LMS)。

使用Simulink使系统设计人员能够在将IP功能集成到Vivado设计之前快速模拟和测试IP功能，例如，可以利用Simulink源块为仿真提供适当的刺激，并且可以使用Sink块来可视化时间和频域的结果。此外，这是在设计中设置时钟速率和采样速率的地方。对于SDR设计，这可能涉及在接收器的信号处理链中较早地抽取信号，或者相反，在发射器的信号处理链中较晚地插值。根据PL设计的大小，生成一个新的比特流可能需要很长时间，因此，PL调试可能是一个耗时的过程，特别是如果需要多次重新生成比特流，以尝试不同的解决方案。

启用的RF-ADC片提供了一个输出时钟，它驱动相同片的AXI4-Stream输入，以及设计中以相同频率工作的其他IP的AXI4-Stream接口。如图13.12所示，RFDC内的每个磁都有自己的差分输入时钟，该时钟可以来自采样时钟(时钟速率等于采样速率)，也可以来自较低频率的参考时钟，该参考时钟可以使用内部磁片锁相环将其放大到采样速率。在期望的采样率非常高的情况下，例如靠近PL和RFDC之间的接口，这可能会促使设计更改，例如增加RFDC中进行的抽取或插值的数量，以允许在PL中使用较低的采样率。

硬件平台可以是预合成形式，它不包含比特流，但可以更快地构建，或者是实现后形式，它包含已实现的设计和最终的比特流。Vitis加速库——开源，性能优化的硬件加速库，用于常见的数学，DSP和统计功能，以及特定领域的工作流，如机器学习(ML)，图像处理等。设计的硬件和软件元素通常一起进行测试，例如，只有在硬件设计成功编程的情况下，才能对基于PS的驱动程序进行全面测试。因此，调试和解决错误的过程是硬件软件协同设计方法的一部分——硬件设计中的错误修复需要在PS中进行测试，而PS中的更改需要使用硬件设计进行测试。

设计中所有基于PL的组件都必须包含在HDL描述中，包括外部IO，内存，使用的任何强化资源(如RFDC或SD-FEC块)以及与PS的接口。RFSoC设备在PL和PS中实现了该标准的第四次迭代(AXI4)，并且有三种关键类型的AXI4总线可用于RFSoC设计:AXI4, AXI4-lite(都用于内存映射接口)和AXI4-stream(用于点对点数据传输)。AMD提供用于RFDC和SD-FEC模块的IP内核，以及用于DSP和通信的丰富的高价值内核库，可加速SDR硬件设计，以及用于一系列应用的更多IP。

最突出的杂散通常是谐波，位于输入频率的整数倍，这是由非线性引起的样率和信号频率(这决定了奈奎斯特工作区域)。制造商使用噪声谱密度(Noise Spectrum Density，NSD)作为测量和表示RF采样设备噪声性能的替代方法此外，NSD给出了数据转换器灵敏度的更真实的图像，确定其捕获低功率信号的能力。最突出的杂散通常是谐波，位于输入频率的整数倍，这是由数据转换器和外部组件非线性引起的。此外，交错ADC由于子ADC之间的直流偏置、增益和相位不匹配而产生杂散，其频率与数据转换器的输入频率和采样率有关。

​​​​​​12.3 频率规划即使最好的数据转换器中也存在噪声和杂散，因此必须采用策略来减轻它们的影响，如频率规划。它利用了许多杂散的确定性与其频率内容的可计算性。根据一组已知的参数预测频谱中杂散的位置相对简单，频率规划涉及调整这些参数以避免杂散分量和感兴趣的信号之间的重叠，并将杂散定位在可以通过滤波轻松去除的频率上。 到目前为止，在我们的讨论中，我们只直接计算了杂散的频率，而忽略了ADC情况下混叠效应的讨论。作为ADC采样过程的结果，位于高奈奎斯特带的杂散将被混叠回第一个奈奎斯特带，增加了杂散干扰感兴趣信

需要注意的是，当增加采样率时，噪声的总能量保持不变。最好的情况是数据转换器的分辨率和它的ENOB是相等的，但在实践中通常不是这样。例如，一个数据转换器可能被宣传为具有10位的分辨率，但由于本章讨论的噪声和频谱成分，其实际分辨率可能只有8.5位。在考虑孤立的数据转换器，即忽略外部元件的影响时，设计人员可以参考制造商的数据表来了解谐波性能的信息。例如，ZCU208和ZCU216 RFSoC开发板使用单独的时钟子板CLK104，它使用两个参考时钟，抖动清除器和时钟合成器为数据转换器创建必要的时钟信号。

可变输出电流(Gen 3/DFE)——允许RF-DAC的输出电流进行控制，此选项在文件中的所有rf - dac中都是持久的，不能为单个rf - dac设置。如果使用中频级，RF- DAC的输出另外经历模拟混合级，将信号调制到基带以上的频率，但低于最终的RF载波频率。在C2C 模式中，DUC的I/Q输出在整个数据路径中保持独立，Q信号到奇数RF-DAC，而I信号继续沿着偶数RF-DAC。在C2C 模式中，DUC的I/Q输出在整个数据路径中保持独立，Q信号到奇数RF-DAC，而I信号继续沿着偶数RF-DAC。

与RF-ADC采样链一样，第一个FIR滤波器级具有最锐利的截止，由于感兴趣的信号与要衰减的频谱图像位置之间的差距越来越大，随后的滤波器具有逐渐更宽松的响应。RFSoC结构为tile和block的层次结构，每个单独的RF-DAC和RF-ADC包含在一个block中，一个，两个或四个block组成一个tile，具体取决于器件。可用tile的数量也根据设备的不同而不同。RF-DAC和RF-ADC之间的一个明显区别是，RF-DAC的分辨率在所有设备上都是14位，而RF-ADC的分辨率则是12位和14位混合配置。

如果我们想要使用最大采样率为10 MHz的DAC传输8 MHz正弦波，这似乎是不可能的，因为根据奈奎斯特采样定理，DAC可以表示的最高频率仅小于5 MHz，即远低于感兴趣的8 MHz音调。如图11.3所示，正弦响应导致DAC输出的幅值在较高频率下下降，值得注意的是，第二个奈奎斯特带的幅值也比第一个奈奎斯特带的幅值更不平坦——这会导致失真，尤其是对宽带信号的影响。正如前面几页所提到的，DAC的频率响应不是平坦的，特别是在奈奎斯特带的边缘，这意味着这些区域内的信号会衰减并且经常失真。

从中频到基带的解调使两侧频谱的频率下降了300 MHz，使得目标信号占据了-50 ~ 50 MHz的频率范围，而负频谱占据了-650 ~ -550 MHz的频率范围，如图10.6(d)所示。在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。这是通过使用具有中心频率的复(I/Q)模拟混频器实现的，该混频器产生一个复基带信号，如图10.8(b)所示，该信号提供给RF-ADC对的输入端。

因此，衰减和混叠的影响在每个奈奎斯特区的边缘特别明显，如图9.30所示，RF-ADC采样率为 4 GSps。举一个简单的例子，假设接收到的信号落在奈奎斯特区的边缘区域内，这是不希望的，但可以很容易地通过调整RF-ADC采样频率来解决。从本质上讲，每个RF-ADC片都是独立计时的，并且片内的延迟是一致的。如果使用模拟I/Q(复)混频器对接收到的射频信号进行解调，则它成为一个复模拟信号，即我们获得两个信号分量，一个用余弦(I)解调，另一个用正弦(Q)解调，它们一起形成一个复信号，因此需要一对RF-ADC。

这些滤波器的设计是固定在硬件上的，并且滤波器的权重不是用户可定制的。其中，FIR2具有最陡峭的过渡带，如果需要按2抽取，则只使用该FIR，此时抽取器的幅度响应相当于FIR2的幅度响应。在RF-ADC内，NCO频率应理想地与接收信号的载波频率和相位相匹配，以便可以在基带找到差分信号，如图9.13所示。在这些设备上，可以通过1x(旁路)，2x, 3x, 4x, 5x, 6x, 8x, 10x, 12x, 16x, 20x, 24x和40x进行抽取，这意味着需要比第1代或第2代设备更复杂的滤波器链。

通过使用ADC交错，输入信号由每个子ADC同时采样，使用m个子ADC，有效采样率比单个ADC提高了m倍，这就是所谓的交错因子。每个RF-ADC可以单独配置，也可以作为一对的一部分，分别用于实信号和复信号。图9.8展示了第一二代Dual tile的配置，它与Quad tile非常相似，但只存在两个RF-ADC，既可以单独操作，也可以成对操作来接收复信号。第三代RF-ADC也允许时钟分布在RF-ADC和RF-DAC中，如图9.12所示，允许一个RF-ADC片将其时钟分布到链中其他相邻的片上。

图8.19给出了示例场景的过滤器设计，在这个“等纹波”设计中，通带纹波为0.1dB，阻带衰减为60dB，通带和阻带边缘分别设置为100 MHz和150 MHz。另一种方法是将16的整体比率划分为更小的抽取阶段，这种方法可以用于任何所需的比率，除了素数。首先，使用较小的抽取比，可以利用半带滤波器的特性，降低计算速率，其次，每个滤波器的设计可以放松。大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。这些通常是圆柱形的，安装在桅杆或建筑物的顶部。

为了利用SDR构建模拟调频无线电发射机，数字基带级必须对源音频流进行处理，形成立体声调频复用，进行基带调频调制，最后调整采样率、采样格式和采样幅度，使其达到目标16位字长，平均采样幅度为±26214。为了使用SDR进行精确的信号测量(例如用作频谱分析仪)，需要进行校准，以调整采样信号功率的增益，使其与真实的RF信号功率相匹配。信号到达基带后进行进一步的DSP处理。现在的A/D转换器可以达到多Gsps速率，这意味着全数字无线电可以用于越来越多的频段，最终采用了直接对射频信号进行采样的方案，如图8.6所示。

与单载波调制相反，使用QAM的动机是带宽效率。调幅信号所需要的带宽为基带带宽的两倍，可以说AM的效率只有50%，QAM允许提高效率。因为两个信号是使用相同频率的正交载波传输的，因此占用相同的带宽。由于载波相位相距90度，这两个信号是正交的，彼此不干扰，可以在接收器上完美地分离和恢复。在接收端，QAM解调器同样使用两个本地载波来解调信号，间隔为90°。解调器如图7.14所示，并假设信道中没有信号退化的理想情况。如图7.17的框图，描述了在载波频率上使用复指数对复基带信号的调制。

解调一个简单的调幅信号的过程是直接的，因为在接收机中产生的用来解调信号的载波信号与输入信号具有完全相同的频率和相位。解调过程包括将接收到的信号与本地产生的载波相乘，这个过程产生了两组频率分量：一组在基带，另一组在载波频率的两倍，可以方便地用低通滤波器去除，图7.11展示了一个解调示例，采用了式（7.10）的调制信号。我们经常用复信号的方式来表示接收机中的信号，即一使用个同时包含实部和虚部的信号。需要注意的一个关键点是，如果一个信号只有实值，那么它的实值频谱也是偶对称的，而它的虚值频谱是奇对称的。

第二个要求是在接收符号的最大影响点(即达到最佳信噪比的瞬间)对其采样的时域过程，该点与形状脉冲的中心相对应。可能的脉冲形状包括矩形，半正弦，高斯，可能是最流行的-凸起余弦(RC)。虽然RC脉冲持续了几个符号周期，但它避免了符号间干扰(Inter-Symbol Interference，ISI)，前提是在理想的时序瞬间对信号进行采样，即最大效果点，以便检索符号。如图6.25显示了连续脉冲产生的RC响应，在最大影响点(即每个脉冲响应的峰值，振幅最大)，所有其他脉冲的振幅贡献正好为零。

较大的QAM方案通常比较大的PSK方案更可取，因为它们在噪声条件下表现更好——这是因为对于任何给定水平的AWGN，符号之间的距离更远，遇到的错误更少。如果我们考虑2-ASK的两个平行通道，并设想一个通道对应于符号映射图的x轴，另一个通道对应于y轴，则可以发展正交调幅(QAM)的概念。由于功率包络线是恒定的，这避免了OOK的问题，但是符号之间可能存在急剧的相变，与调制方案定义的频率集相比，这可能会大大扩大占用的带宽。调制方案定义了符号映射，即符号的数量，它们的幅度水平或相位，以及如何将比特组转换为这些符号。

一般来说，来自L层的数据被分割成块，并在前面加上协议信息，形成一个更大的块，称为协议数据单元PDU (protocol data Unit)。来自L层的PDU随后被传递到L-1层，L-1层向每个层添加自己的报头信息，形成新的(更大的)PDU，依此类推。在接收端，在层中，提取每个PDU中的报头信息用于实现L层协议，并将有效载荷传递到上面的L+1层。有几个这样的协议，在它的四个主要层中提供各种功能，最重要的是TCP和IP，以及用户数据报协议(User Datagram Protocol，UDP)。

其中，cyc显示接收数据次数，下方画出了帧同步曲线，原始基带信号和长度也示于上面，解调序列显示误码率和解调次数，可以看到bit_err为0，解调完全正确。应当指出的是，由于costas本身的相位模糊性和2PSK的调制方式，解调效果会在一定程度上不太理想，可以通过信源编码解决相模糊的问题。在进行码元扩展和载波扩展之后，就可以进行键控调制了，具体就是将码元和载波相乘，得到2PSK已调信号。%-----产生随机数据帧，length=500-----%%-----基带码元双极性变换-----%

当DFT应用于图5.27中的正弦波时，我们实际上假设波形是周期性的，如图5.28所示。不连续的发生是因为输入波形的端点与DFT的基频周期或频率分辨率不一致。在这些图中，我们可以清楚地看到，频率轴被分成几个离散的频率。注意图5.21，正弦波的基频为200Hz，其幅度被量化为256级，采样频率2为1000Hz，总共由32个样本，我们能够计算DFT的归一化幅度然后通过计算来推导功率谱。没有80Hz的频率仓，因此能量泄漏到邻近的仓中，导致DFT输出不准确地表示离散时间波形的频率内容。

当连续波形的时间轴被分成离散点时，可以周期性地采样，这些点被采样周期分开。离散傅里叶变换(Discrete Fourier Transform，DFT)是傅里叶变换的一个特殊版本，它将产生采样波形的离散频谱。我们的输入波形将由1200Hz和2400Hz的两个频率分量组成。可以使用正弦波创建这些频率分量，将它们加在一起创建输入波形，如下所示。波形以离散时间间隔有规律地采样，其中采样频率为9600Hz，图5.17给出了输入波形及其正弦分量的图。更多精彩文章请扫描微信二维码点击关注哦。

如果假设波形的周期趋于正无穷，那么基频和相关谐波之间的间隔趋于零。为了观察周期趋于无穷大的影响，我们可以分析增加周期长度的影响。请注意，随着周期长度的增加，谐波的数量也增加(导致谐波之间的空间变小)，谐波的幅度减小，因为时域和傅立叶级数表示中的总能量必须保持不变。现实世界的波形从来都不是真正的周期性的，因为它们包含与信息内容相关的瞬态和随机成分。非周期波形不能展开成傅立叶级数，因为无法获得波形的周期。周期波形的傅立叶级数包含基频的谐波。我们可以使用如图5.14右侧所示的频率幅值图来绘制时域波形的谐波。

第二种是通过无理数或随时间变化的因子对信号进行重采样，当重采样比没有方便的基于整数的表达式或者式动态时，就需要不同类型的方法来实现，常用的方法包括高度过采样多相滤波器和Farrow结构。在第一阶段中，产生了很大一部分空的频谱，因此第二阶段滤波器的过渡带可以更宽，从45MHz扩展到了255MHz，从而实现更简单的滤波器设计。量化是将信号的幅度转换为可表示电平的离散集合的过程。在可能的情况下可以选择尽量小的速率变化因子，并最大限度地使用因子为2的抽取器和插值器，其中可以利用半带滤波器的效率。

上述突出的问题可以通过ADC处的过采样来解决，即，根据奈奎斯特采样定理，以比其必要的更高的速率进行采样。这起到衰减奈奎斯特区上部存在的重要频率分量的作用，并在这样做的过程中平滑时域信号，以产生更直观的“模拟”波形。以模数转换为例，如果信号占用0 MHz和480 MHz之间的频率，并且ADC在1 GHz的采样频率下工作，则520 MHz和1 GHz之间的频带将别名为感兴趣的频带，如图4.28的上部所示。过采样方法的一个可能的缺点是，在数字域的输入处采样率高于所需的采样率，这意味着后续处理阶段的计算负载更高。

此外，值得注意的是，上面讨论的实现是完全并行的，其中信号流图中的每个乘法器（例如）对应于PL中的物理硬件乘法器。因此，实现滤波器所需的硬件量在滤波器权重的数量内。只有当滤波器硬件的运行速度至少是要支持的采样率的两倍时，这才有可能实现，因此它不适合以非常高的采样率进行处理，但对于以较低的采样率运行的滤波器实现来说，它可能是一个非常有用的工具。通常，除非被约束为生成特定长度的滤波器，否则设计算法输出一个滤波器，该滤波器以最小数量的权重实现所需的响应，因为这代表了计算效率最高的解决方案。

选择IIR滤波器的主要动机是，它们可以使用更少的权重来实现与FIR滤波器相同的幅度响应，因此它们需要更少的计算，并且在硬件中实现的成本更低。形成数字的比特从左边的最高有效位（Most Significant Bit，MSB）排列到右边的最低有效位（Least Significant Bit，LSB），并且每个比特都具有单独的比特权重。然而，较长的字长会导致运算电路的实现成本更高。线性相位响应属性的意义在于保持不同频率分量之间的相位关系，这在通信中尤为重要，因为通信中信息由由几个不同频率组成的“脉冲”携带。

在输入信号是周期性的情况下，量化误差序列遵循重复模式，因此量化误差信号也是周期性的。正弦波的数字化就是一个很好的例子。量化引入的误差再4位的情况下相对明显，因此可以说用6位分辨率量化信号产生的幅度误差比4位等效信号更小。抖动信号是低电平噪声，这引入了足够的随机性以防止量化误差的严格周期性，从而避免了频率杂散的产生。当信号被量化时，在ADC的每个采样时刻获得的幅度值被映射到一组离散的可能幅度电平中的一个。需要注意的是，整个范围内的误差是等概率的假设并不总是成立的。误差的分布取决于被量化的信号的性质。

注意，当接收到的信号跨越两个奈奎斯特区时，信号的两个单独部分都混叠到第一奈奎斯特区域的上部，并且彼此叠加。通常在通信中，我们考虑的信号分别处于发射机或接收机调制或解调的过程中，不具有任何接近0Hz的分量，可以用带通描述这些信号，反映出信号占用的频率范围不接近0Hz。可变采样周期的这种影响被称为抖动，这是不希望的，因为输入信号的采样不是在理想的时刻进行的。抖动也是DAC的一个特性，其中期望的输出样本在采样周期中受到误差的影响，因此不能在正确的时刻产生。适当采样频率的选择主要受待处理信号的频率内容的影响。

与MIMO类似，天线可以在物理空间中以不同的配置布置，并且天线的数量越大意味着波束转向的控制精度越高。因此，MIMO中引入了空间分集，因为发射天线和接收天线中国的每一个在空间中占据不同的位置，因此信号的分量通过无线电信道采用不同的物理路径。PL工作时钟被限制在几百兆赫兹，RF-ADC和RF-DAC使用的多Gsps采样率通常在与PL的接口处转换为较低的采样率。对于极宽带信号，在需要保持非常高的采样率的情况下，需要以高于PL的最大时钟速率的采样率将样本在RFDC和PL中传输。RFSoC中提供了多片同步的支持。

以及PL端的1路QSFP28接口、1路SFP接口和其余IO。载板的功能包括：1路M.2接口、1路USB3.0接口、1路千兆以太网接口、l 1路JTAG&UART的Type-C接口、1路Micro SD卡座、1路SFP光口、1路QSFP28光口、2组PL扩展IOx8，1组PS扩展IO和4个用户LED灯。载板为核心板扩展了丰富的外围接口，其中包含1路M.2 SSD接口、一路USB3.0接口、1路千兆以太网接口、一路JTAG/UART接口、一路TF卡接口、一路sfp接口和一路qsfp接口。

随后，功能更强大的Zynq UltraScale+MPSoC紧随其后，以及最近的RFSoC，它是MPSoC的相关产品，代表了一个单芯片自适应无线电平台。PS由几种不同类型的硬化处理资源组成，包括应用程序处理单元（Application Processing Unit，APU）、实时处理单元（Real-Time Processing Unit，RPU）和平台管理单元（Real-Time Processing Unit，PMU），这些处理器用于运行SDR应用程序的软件堆栈。每个RFSoC都包含大量的CLB。

如果以矩形脉冲的波形作为传输码型，因为它在时域上受限，所以在频域上是无线延伸的，但实际频带是带限的，因此接收端的波形会与发射端的不同。为了在接收端的抽样时刻能够得到最大的信噪比，需要对接收的信号进行匹配滤波，所以在本实验中，将升余弦滚降滤波器分成两个相同的平方根升余弦滚降滤波器，一个在发送端作为成型滤波，一个在接收端作为匹配滤波器。对内插后的序列进行傅里叶变换，可得到它的频谱，为原始序列的频谱经I倍压缩后的频谱，由于它们均为周期性的，所以中不仅含有的基带成分，也含有其频谱大于的高频分量。

这三种SoC都由用于运行软件系统组件的处理系统（Processing System，PS），与等效于现场可编程门阵列（Field Programmable Gate Array，FPGA）的可编程逻辑（Programmable Logic）以及两部分之间的高速互联组成。覆盖层是在PL上实现的可编程硬件配置。此书中介绍的SDR“软件“部分的基础是PYNQ框架，它通过将SoC硬件设计、Linux和Python元素与Jupyter应用程序开发环境相结合，以实现AMD自适应计算平台上的软硬件集成与生产力。