zynq时钟

原创已于 2022-12-13 13:47:41 修改 · 173 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

于 2022-12-13 13:36:24 首次发布

fpga 专栏收录该内容

6 篇文章

订阅专栏

本文介绍了一个基于Verilog的PLL时钟产生器测试模块的设计实现。该模块通过使用clk_wiz_0实例来产生稳定的输出时钟，并且包含了基本的测试激励信号。pll_test模块接受系统时钟和复位信号作为输入，输出稳定的时钟信号。

教学视屏链接

pll_test.v

`timescale 1ns / 1ps

module pll_test(

input  sys_clk,
input  rst_n,
output clock_out);

wire pll_locked;



clk_wiz_0 ins
   (
    // Clock out ports
    .clk_out1(),     // output clk_out1
    .clk_out2(),     // output clk_out2
    .clk_out3(),     // output clk_out3
    .clk_out4(clock_out),     // output clk_out4
    // Status and control signals
    .reset(~rst_n), // input reset
    .locked(pll_locked),       // output locked
   // Clock in ports
    .clk_in1(sys_clk));      // input clk_in1
endmodule

pll_testbench.v

`timescale 1ns / 1ps

module pll_testbench;


reg sys_clk;
reg rst_n;

wire clock_out;
pll_test pll_test(
.sys_clk (sys_clk),
.rst_n     (rst_n    ),
.clock_out (clock_out)
       )  ;


initial
begin 
sys_clk=1'b0;
rst_n  =1'b0;

#20 rst_n  =1'b1;
end
always  #10 sys_clk=~sys_clk;
endmodule

在这里插入图片描述