luoganttcc的博客

插buffer的方式减少了电路的负载电容，负载电容减少后，同样电压的情况下，对电容充电速度快（上升沿陡峭），同样电容小时存储的电容小，放电所需的时间短（下降沿陡峭）。第一种是输出电流不够，导致信号状态异常，这常常发生在后级电路对输入电流有要求的时候，另一种则是输出电流不够，导致信号上升下降沿太差，这常常发生在后级电路的负载电容较大的情况。虽然buffer本身也具有延时，但是插buffer减少的连线延时明显大于buffer自身延时就可以采用插buffer的方式。驱动能力弱：摆幅小，上升慢。

轮询仲裁器对各个source的响应优先级随各个source请求轮询变化，最终对各个source的优先级是较为均衡的。轮询仲裁器的规则是：当0、1、2、、、N-1个source信号源同时向仲裁器发出请求时，初始情况下source 0的优先级最高，当仲裁器响应了source0后，source1的优先级最高，依次类推。固定优先级仲裁器规则是：当0、1、2、、、N-1个source同时发起request，Source 0的优先级最高，即便source0被相应完后，仍为最高优先级，其中优先级按照序号逐渐降低。

AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构定义了高性能嵌入式微控制器的通信标准，可以将RISC处理器（精简指令集处理器）集成在其他IP芯核和外设中，它是有效连接IP核的“数字胶”，并且是ARM复用策略的重要组件；它不是芯片与外设之间的接口，而是ARM内核与芯片上其他元件进行通信的接口。

Advanced Peripheral Bus，简称APB。APB 总线是 AHB 或者 ASB 系统总线的扩展，便于外设链接到系统总线上。AHB 和 APB 之间有一条桥来链接。接口主要信号序号信号来源描述1PCLK总线时钟，同步所有传输2PRESETn复位总线复位信号低有效，复位系统和总线3PADDRAPB Bridge32位地址信号线4PSELxAPB Bridge“从机”选通信号线，他源于“主机”对地址的解码。它的位数取决于“从机”的个数，一位对应一个“从机”

在系列FPGA及其有关IP核中，经常见到AXI总线接口，AXI总线又分为三种：AXI-Lite，AXI-Full以及AXI-Stream，其中AXI-Lite和AXI-Full都是基于memory map的形式实现数据传输（即包括地址总线），而AXI-Stream是以数据流的形式传输，无地址。其中AXI-Lite是AXI-Full的简化版，适合小批量的数据传输，常用来进行命令的传输，的初始化等。AXI-Full则适用于大批量，高性能的数据传输。

为了保持cache的一致性，对于ACP口的访问，需要check cluster中的所有cache locations，即L3 cache和每个core的data caches。ACP slave口的实现是ACE-Lite协议的子集，ACP ACE-Lite子集在AMBA AXI and ACE Protocol Specification AXI3, AXI4, and AXI4-Lite, ACE and ACE-Lite中有有描述。ACP读和写的data bus是128bit，

AXI4协议支持基于AXI ID事务标识符的顺序模型。对于相同ID的事务来说：到任何单个外设的事务顺序必然与事务被发出的顺序一致。使用相同或重叠地址的存储器事务的到达顺序必然与事务被发出的顺序一致。注意：在拥有多个主设备的AXI系统中，AXI ID中包含主设备的标识符，这意味着对于顺序模型对于每个主设备而言是独立的。AXI顺序模型同时要求所有相同方向且AXI ID一致的事务的响应顺序必须与事务发出顺序一致。

的 DDR4 内存[7]。较小，各厂家规格不一，发展十分缓慢，从 SIMM 到 EDO DRAM，市场始终在尝试。课题研究中的 DDR4 内存属于随机存取存储器（RAM）的一种[6]。随着 CPU 性能的不断提升，人们对内存的要求逐步上升，在初代 SDRAM 基础上，新的内存类型，直到第一代 SDRAM 内存的出现，内存才迎来了其高速发展的时期。储器的使用类型可将其分为只读型存储器（ROM）和随机型存取存储器（RAM），本。存储器作为可以储存大量信息的电子元件，是电子产品的重要组成部分[5]。

的计数器，计数器在每次被访问时自增 1。在发生命中时对该命中行计数器清零，其它相关行的计数器自增加 1。Cache 的工作原理要求它尽量保存最新数据或者最近历史访问数据，由于 Cache。换出，但是该设计方法与 Cache 设计原理的局部性原理相悖，并不能反应数据块的使。LFU 是替换最近一段时间内长期未被访问且访问频率最低的 Cache 行数据，这。与LFU不同的是，LRU算法是将最近一段时间内很久未访问过的Cache行换出，将替换规则与访问地址的历史顺序相关联，每次都把最先放入的一行数据块被替。

【代码】IOb-cache。

Cortex M 系列处理器性能与参数

amba