【UVM基础】uvm_do 做了哪些事情？（面试常问）

已于 2024-01-25 22:53:44 修改
阅读量825 收藏
点赞数 2
CC 4.0 BY-SA版权
分类专栏： # UVM基础 文章标签： 面试 职场和发展 数字IC 校招
于 2022-09-06 12:58:58 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/126722857
UVM基础 专栏收录该内容
25 篇文章 ¥49.90 ¥99.00
订阅专栏
本文探讨了UVM中uvm_do方法的功能，包括实例化sequence_item、对其进行随机化处理以及将序列发送到sequencer。此外，还提到uvm_do在driver层的执行不会消耗仿真时间。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

uvm_do 干的几件事情：

  • start_item
  • 1、实例化（sequence_item）
  • 2、随机化
  • 3、发送给sequencer
  • finish_item

uvm_do 传入一个handle，里面做一个实例化。

uvm_do 的是可以不消耗仿真时间的，到driver这一层，get完直接sequence_item_done就是不消耗仿真时间的。

【从零开始学习 UVM】6.2、UVM 激励产生 —— `uvm_do 序列宏解析
努力，加油每一天鸭~
03-31 1636
【从零开始学习 UVM】6.2、UVM 激励产生 —— `uvm_do 序列宏解析
【芯片验证】verificationguide上的36道UVM面试题
moon9999的博客
03-09 327
在UVM中，port用于组件之间的连接，允许数据从一个组件传递到另一个组件。uvm_sequencer是一个具体的组件，负责管理和调度序列项的执行，通常与驱动器配合工作，将序列项转换为实际的信号激励。uvm_virtual_sequencer是一个虚拟组件，可以包含多个实际的sequencer，允许在一个地方控制多个不同的sequencer，在复杂的验证环境中非常有用，因为它简化了多sequencer的管理和协调。然而，更常见的方式是使用uvm_config_db，因为它提供了更强大的功能和更大的灵活性。
UVM学习笔记--uvm_do宏干了啥？
m0_63492501的博客
04-15 2658
除了uvm_do宏外，uvm_send宏、uvm_rand_send宏、uvm_create宏，其第一个参数都可以是sequence的指针。唯一例外的是start_item与finish_item，这两个任务的参数必须是transaction的指针。此系列一共有8个（do系列和do_on系列各4个），其实这8个系列宏最底层都是uvm_do_on_pri_with这个宏，其他7个都是对他的4个参数做了不同的固化后而形成，先看看他的参数定义。m_sequencer中。的指针，即在哪个sequencer上启动。
uvm_do宏用法
weixin_39662684的博客
02-24 3400
uvm_do宏其实是与uvm_sequence配合使用的，一般在body函数中调用的，之前在调试环境中，在非uvm_sequence中单独调用，导致无法获取response从而导致程序被hang ...
UVM_DO宏学习
weixin_60687833的博客
08-09 3239
无
UVM：6.3.1 uvm_do系列宏
热门推荐
06-17 1万+
1.uvm_do系列宏主要有以下8个： 1）uvm_do_on用于显式指定那个sequencer发送此transaction。第一个是transaction 指针，第二个是sequencer 指针。 2）使用uvm_do 时，默认的sequencer 就是此sequence 启动时为其指定的sequencer，sequence 将这个sequencer 的指针放在其成员变量m_sequ
【数字IC前端常见笔/面试问题】Verilog、SystemVerilog、UVM篇（附详细解答）
努力，加油每一天鸭~
03-30 1631
【数字IC前端常见笔/面试问题】Verilog、SystemVerilog、UVM篇
[面试]SoC验证工程师面试常见问题（一）
最新发布
元直的博客
05-02 1363
面试 SoC 验证工程师时，SystemVerilog 和 UVM 相关问题通常涵盖语言特性、方法学概念和实际应用。面试官不仅考察技术知识，还会关注你的问题解决能力、项目经验和对验证流程的理解。通过复习上述问题并结合实际项目经验，你可以更有信心应对面试。如果有具体的项目背景或想针对某些问题深入准备，可以提供更多细节，我会进一步帮助你完善答案！
UVM之sequence的启动：start()与宏uvm_do详解
weixin_42711149的博客
07-08 3235
如果SEQ_OR_ITEM是item，则cast（_seq,SEQ_OR_ITEM）会失败返回0，因为SEQ_OR_ITEM和_seq虽然平辈，但是不是_seq亲生的；这里的区分很巧妙，先定义了一个uvm_sequence_base类句柄_seq，然后cast（_seq，SEQ_OR_ITEM）,这里SEQ_OR_ITEM是工厂刚创建好的对象句柄。1.UVM中提供了多个宏，`uvm_do，`uvm_do_with，`uvm_do_on_with等，但。最终都是调用uvm_do_on_pri_with宏。
uvm 形式验证_uvm_do系列宏解析
weixin_32836671的博客
12-30 5094
上一篇加法器的UVM验证平台的文章中介绍了两种发送transaction的方法，但是这两种方法其实大同小异，因为uvm_do的这个宏中其实调用了start_item()和finish_item()，下面就详细介绍一下uvm_do系列宏。1、uvm_do系列宏包括：`uvm_do`uvm_do_pri`uvm_do_with`uvm_do_pri_with`uvm_do_on`uv...
`uvm_do和`uvm_send区别——UVM回顾笔记（1）
m0_73597622的博客
07-15 2754
本文仅用于个人学习使用。水平有限，如果出现错误欢迎留言指出。sequence机制提供了丰富的宏用于产生和发送transaction（tr），`uvm_do和`uvm_send都可用于发送tr。区别是`uvm_do可以兼顾创建和随机化tr，`uvm_send仅用于发送tr，通常搭配`uvm_create使用。
【UVM】start function 和uvm_do 启动sequence
lbt_dvshare的博客
06-06 4026
經常使用這兩種方式啟動sequence，那它們有什麼區別呢？ start virtual task start (uvm_sequencer_base sequencer, uvm_sequence_base parent_sequence = null, int...
[UVM] uvm_do系列macro分析
lbt_dvshare的博客
01-30 6648
uvm_do_on_pri_with  `define uvm_do_on_pri_with(SEQ_OR_ITEM, SEQR, PRIORITY, CONSTRAINTS) \ begin \ uvm_sequence_base __seq; \ `uvm_create_on(SEQ_OR_ITEM, SEQR) \ if (!$cast(__seq,SEQ_OR_ITEM...
UVM激励产生：使用UVM do序列宏解析
DlqCoder的博客
10-17 276
在基于UVM（Universal Verification Methodology）的验证环境中，激励产生（Driver）是一个重要的组件，用于向设计模块发送输入数据。定义一个自定义序列，并在其中设置要发送的测试向量。然后，在测试中实例化该序列，并调用。接下来，我们需要在测试中实例化和使用这个自定义序列。序列宏来生成和执行验证序列，以向设计发送特定的测试向量。这样，测试向量将被发送到设计模块，完成激励产生的过程。的自定义序列，该序列将包含我们要发送的特定测试向量。函数中，我们初始化了测试向量的值，并使用。
【从零开始学习 UVM】6.4、UVM 激励产生 —— uvm_do 宏详解
努力，加油每一天鸭~
03-31 1412
【从零开始学习 UVM】6.4、UVM 激励产生 —— uvm_do 宏详解
UVM知识2
weixin_43959708的博客
05-12 3070
一、UVM sequence 控制和产生一系列的事务，并将事务发送给driver的一套机制，将事务的产生和驱动分离 1.原理 2.常用的`uvm_do_*宏系列 ①`uvm_do(SEQ_OR_ITEM) ②`uvm_do_with(SEQ_OR_ITEM,CONSTRAINTS) ③`uvm_do_on(SEQ_OR_ITEM,SEQR) ④`uvm_do_on_with(SEQ_OR_ITEM,SEQR,CONSTRAINTS) SEQ_OR_ITEM:：所要产...
UVM基础-sequence系列宏
qq_36955425的博客
06-04 5478
为什么cast会为0？使用重载pre_do，mid_do，和post_do的方法只会把简单的方式复杂化。事实上，这几个宏的底层都是`uvm_rand_send_pri_with，其他宏在其基础上做了参数固化，对于`uvm_rand_send_pri_with的源码分析，逻辑和其他的宏一样，只不过这个宏除了调用start_item和finish_item之外，还需要调用get_sequencer来获取sequencer，因此，这一系列宏需要和uvm_create系列宏配合使用。用的比较少，不过多讨论。
UVM知识点总结
qaunmhh的博客
07-19 3368
UVM知识点总结
UVM学习记录
waddle_pig的博客
05-12 1881
1、Soc/ASIC/FPGA验证有什么区别 2、验证策略：白盒验证、灰盒验证、黑盒验证 3、factory机制：在不改变代码的情况下实现不同对象的替换。注册表中记录了所有注册的类；替换表中记录了哪些类替换了哪些类。 4、sequence机制：sequence、sequencer和driver是如何协作的？ ①sequence产生的事务发送给相应的sequencer，然后等待driver返回完成标志才开始下一个事务的产生 ②sequencer将收到的事务存在fifo中，当收到driver发来的事务
UVM入门和进阶实验4
weixin_49816194的博客
10-04 568
请将原来在各个generator 中发送transaction 的任务，提取为各个对应的底层sequence。这里需要特别注意，将 mcdf _base_test中的idle_reg()、write_reg()和read_reg()也可以提取并在reg_pkg 中定义为对应的 sequence，即idle_reg_sequence、write_reg_sequence和 read_reg_sequence。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值