【Verilog基础】【总线协议】AHB和AHB-Lite的区别？AMBA2.0和AMBA3.0的区别？目前常见的几种AMBA协议内容？

已于 2022-09-07 14:53:35 修改
阅读量1.9k 收藏 4
点赞数 3
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： 面试 校招 数字IC
于 2022-08-31 01:41:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/126615719
本文介绍了AHB和AHB-Lite的区别，AHB-Lite是AMBA3的一部分，为单Master多Slave协议，没有仲裁器，HRESP只有1bit。AHB则在AMBA2中出现，支持多Master多Slave，有仲裁器和更复杂的HRESP状态。此外，文章还探讨了AMBA2.0和AMBA3.0的变化，以及常见的AMBA协议内容。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

AHB和AHB-Lite的区别

主要参考：

AHB-Lite（简化了AHB协议的复杂性）

  • 1、AHB-Lite是AMBA3才有的；
  • 2、是一种单Master多Slave协议，没有仲裁器；
  • 3、HRESP只有1bit，即只有OK和ERROR两种状态，没有Split分块和Retry处理；
  • 4、具备两个HREADY信号（HREADY_out和HREADY_in）；
  • HREADYOUT（HRE
了解本专栏 订阅专栏 解锁全文
AHB2、AHB-Lite、AHB5的区别
Mr.翟的博客
08-05 1174
支持定义接口是否为扩展的存储器类型，如果没有定义，那么接口就不支持该类型。图片参考：https://blog.csdn.net/vivid1
IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
03-07
本项目实践聚焦于AHB-SRAM IP核的设计与验证，这是一项对理解和掌握AMBA 2.0 AHB（Advanced High-performance Bus）总线协议至关重要的技能，对于任何希望在数字集成电路设计或嵌入式系统开发领域发展的工程师来说，...
【读书笔记】AMBA 2 AHB、AMBA 3 AHB（AHB_Lite）和AMBA 5 AHB协议比较
热门推荐
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
07-20 1万+
解读AMBA 2 AHB协议，并对比AHB2、AHB_Lite和AHB5协议的异同
AMBA总线协议（二）——一文看懂AMBA2 AHB2与AMBA3 AHB-Lite总线协议的区别
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
11-27 1万+
AMBA总线协议（二）一文看懂AMBA2 AHB2与AMBA3 AHB-Lite总线协议的区别 一、AHB-Lite协议 1. AHB-Lite协议： AHB-Lite协议为AMBA 3 家族的AHB协议，其简化了AHB的协议复杂性；面向高性能，高频率系统设计；AHB-Lite Slave一般是内存器件（MCU）,外部存储器接口和高带宽外围器件，低带宽的器件也可以连接至AHB-Lite上，但是一般通过桥接器连接至APB总线上。 AHB-Lite协议为单Master,多Slave的，因此没有仲裁器。
AHB2和AHB-Lite的区别
qq_43365647的博客
12-21 5537
http://bbs.eetop.cn/thread-870936-1-1.html
AHB2与AHB-LITE区别
Mr_huang1103的博客
09-01 501
转载：http://bbs.eetop.cn/thread-870936-1-1.html
AHB-LITE
qq_27111033的博客
04-05 2883
AHB LITE从AMBA3,0引入，与AHB区别主要是只支持1个master. 1. 架构 与AHB类似：master,decode,mux,slave； 2.信号 HAMSTLOCK：用于AHB原子访问，支持ARM SWP指令；即同一个地址读写之间不会插入其它操作；对multi-layer AHB有用，实际上只有一个master的话可以不需要，AHB slave只会串行执行； SWP指令： ...
AMBA 3 AHB-Lite接口转换模块Verilog代码
12-04
AMBA 3 AHB-Lite是一种简化版的AHB协议，适用于资源有限或性能要求不高的设计。它提供了一个简单的总线接口，支持单主设备和多个从设备的配置，支持写优先、读优先以及混合事务。在SoC设计中，接口转换模块常常被...
AMBA_AHB.rar_AHB VERILOG_ahb_ahb-to-ahb_amba ahb_amba ahb veri
09-24
AHB VERILOG_ahb_ahb-to-ahb_amba ahb_amba ahb veri" 提供的信息是关于使用Verilog硬件描述语言（HDL）实现AMBA（Advanced Microcontroller Bus Architecture）AHB（Advanced High-performance Bus）总线协议的。...
AHB-AXI-APB-ARM-AMBA 代码实现 Verilog程序
10-13
AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 Verilog程序 AHB AXI APB ARM AMBA 代码实现 ...
AMBA_3_AHB-Lite协议中文版1.0.pdf
09-05
AMBA 3.0 AHB-Lite 协议手册中文版AMBA 3.0 AHB-Lite 协议手册中文版AMBA 3.0 AHB-Lite 协议手册中文版AMBA 3.0 AHB-Lite 协议手册中文版
最全AMBA官方协议、AMBA2.0、3.0、4.0、5.0系列所有协议
05-09
苦心搜索，最全AMBA官方协议、AMBA2.0、3.0、4.0、5.0系列所有协议，
AHB / AHB-Lite 总线的传输控制信号的详解（由于比较重要单独写一篇来探讨）
最新发布
weixin_45230720的博客
08-22 1374
以图5为例，slave3可以被多个Master访问，假设Master0发起了读又发起了写，没有原子操作的支持的话，假设Master1也发起了读，我们本质上是希望Master1读到Master0写到slave3的数据，但是Master1的读很可能位于Master0的写之前，这样就不符合我们的预期了。（想象一下，主机2去写个数据，还没有写完主机1就去读同样的地址的数据，就拿到了旧的值，这样就不符合预期了，很多汇编指令有原子操作指令，从底层来看就需要硬件的机制来帮忙）。同样的，我们看传输协议，如图3所示。
AMBA3 AHB-Lite学习笔记
I_LOVE_MCU的博客
05-20 3154
这里写自定义目录标题AHBsignalsMASTERHTRANSHSIZEHBRUSTDecoderHSELxSlave响应HREADYHRESPARBITERHBUSREQHLOCKxHGRANTxHMASTERHMASTERLOCKHSPLITreference AHB signals MASTER HTRANS 00 闲置 两次burst之间的无效，下一次换新的burst 01 忙碌 两次burst之间的无效，下一次为同样的burst 10 非连续 突发的第一次传输或单个传输。地址和控制信号与之
AMBA5 AHB协议规范(AHB5,AHB-Lite)中文版-第一章 引言
Alfred的博客
03-28 3538
ARM AMBA 5 AHB 协议规范 AHB5, AHB-Lite 发行信息 变更历史 日期 版本 保密性 更改 2006/6/26 A 非保密 First release for v1.0 2015/6/25 B.a 保密 Update for AMBA 5 AHB Protocol Specification 2015/10/30 B.b 非保密 Confidential to Non-Confidential Release Contents ARM AMBA 5 AHB
AMBA协议—APB协议2.0/3.0
不定期分享IC验证学习笔记
02-22 5887
1.APB 2信号列表 这里需要区分Master和Slave的区别，Master是总机，Slave是从机，一个总机下可以有n个从机，所有的数据传输都是master来控制的，slave来回应。 这里注意PSELx信号，有n个slave，则该信号就有n个位宽，选中某一slave时就将对应得某一bit信号拉高；如有10个slave，则PSELx位宽为10，选中第5个slave时，就将第5个bit拉高。 2.状态图 通过PSELx和PENABLE信号的变化，使apb总线处于下面3个状态： IDLE
AHB-lite时序详细解读
weixin_42672920的博客
06-11 6230
AHB-Lite是AHB的子集，简化了AHB总线的设计，只有一个主设备，只有主机有权发起通信，不用考虑仲裁。 对于AHB-Lite，包含数据总线、地址总线和额外的控制信号 数据总线用于交换数据信息 地址总线用于选择一个外设，或者一个外设中的某个寄存器。（即产生片选信号，使能外设的寄存器。） 控制信号用于同步和识别tradeoff AHB-Lite信号说明： AHB-Lite基本读时序： Master需要从外设读取数据时，总共需要经历两个阶段：Address phase & Data phas
利用AHB-Lite总线实现ARM Cortex-M0基础的SoC系统；如何设计一个SoC系统；AHB-Lite；ARM Cortex-M0；SoC；
Jie_MSD的博客
06-18 5976
本文讨论了SoC系统的架构设计，包括处理器核心、内存以及其他外设的互连，并详细描述了如何通过AHB-Lite总线实现高效的数据传输。AHB-Lite总线是一种简化版本的AHB总线。同时，阐述了利用寄存器映射以及其他硬件资源与软件接口的设计方法，以满足SoC系统的功能需求。本文为未来更复杂的SoC设计提供参考。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值