- 博客(10)
- 资源 (5)
- 收藏
- 关注
RSS订阅转载 QPF BGA封装
所谓“封装技术”是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。以CPU为例，实际看到的体积和外观并不是真正的CPU内核的大小和面貌，而是CPU内核等元件经过封装后的产品。封装技术对于芯片来说是必须的，也是至关重要的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB（印制电路板）的设计和制造，因此它是至关重要的。以上内容，摘自百度百科【https://baike.b
2021-09-06 10:57:56
1079
转载 KEIL MDK编译后的代码量和RAM使用详解
转载:https://www.cnblogs.com/raswin/p/10676551.html一般 MCU 包含的存储空间有：片内 Flash 与片内 RAM，RAM 相当于内存，Flash 相当于硬盘。编译器会将一个程序分为好几个部分，分别存储在 MCU 不同的存储区。Keil 工程在编译完之后，会有相应的程序所占用的空间提示信息，如下所示：Program Size: Code=12266 RO-data=790 RW-data=232 ZI-data=8096上面提到的 Progra
2021-08-25 11:00:42
1089
原创 Vivado clk gate处理（DRC RTSTAT-2错误）
在vivado实现FPGA时出现DRC RTSTAT-2错误，经查看发现是时钟路径过长导致的时钟布线资源不够的问题；解决方法：1、开启gated_clock_cinversion综合选项； 2、时钟gate模块中添加gated_clock="yes"选项；（在输入接口处添加） 3、keep_hier选项不能选择为yes，否则也不能插入clock gate；注：详见vivado官网论坛https://forums.x...
2021-08-10 10:13:10
11012
2
原创 makefile往tcl中传递参数
makefile定义变量，期望传递到tcl中。1、在makefile中设置：export filelst = ./filelist.f2、在tcl中设置变量数组：set env() "filelst"3、在tcl中调用变量数组：echo $env(filelst)
2021-05-20 09:49:21
3274
转载 clk_mux及对应的约束
转载：《ASIC 中时钟 MUX 电路结构时序约束的方法分析》论文MUX 前无逻辑的时钟结构数字电路从时钟来源上可分为同步电路和异步电路。一个大型设计中所有逻辑很难全部是同步的，异步设计不可避免。并且，部分设计需要在不同情况下工作在不同频率，尤其在通信芯片中，由于场景多样，不仅有频率的变化，还有时钟的切换。这就需要在时钟来源上加入 MUX 器件，用来进行时钟切换。从而形成了图 1 所示的时钟结构，MUX 后逻辑会有两个时钟来源 clk_1、clk_2，随着 MUX 级联，时钟来源也可以更多。由于
2021-05-17 16:46:39
6302
1
转载 upf编写
转载自https://www.cnblogs.com/littleMa/p/11080100.html1、UPF in SOC：1、设定实施约束的层次set_design_topSoC/Video_SB #指定design_top为Video_SBset_scope. #指定命令作用的范围为当前层次即Video_SBset_scope V1/LV1 #指定命令作用的范围为V1/LV12、设定设定power_domain...
2021-04-30 14:16:04
2258
synplify-pro-premier-ds.pdf
2019-10-22
dft_compression_uset_guide.pdf
2019-08-29
tpyec bridge
2018-10-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人