【校招Verilog手撕代码】VL15、使用最少资源实现一个固定输入的乘法器

题目

进行一个运算单元的电路设计，A[7:0]*11111011，尽量用最少的资源实现，写出对应的 RTL 代码。

这个题取巧计算：1111_1011 =(1_0000_0000 - 0000 0001) - 0000_0100

也就是A左移8位，减去A本身，再减A左移两位。

题解

module mul( input [7:0] A, output [15:0