【校招Verilog快速入门】基础语法篇：VL3、奇偶校验

一、题目

描述

题目描述：

现在需要对输入的32位数据进行奇偶校验,根据sel输出校验结果（1输出奇校验，0输出偶校验）

信号示意图：

波形示意图：

输入描述：
输入信号 bus sel
类型 wire

输出描述：
输出信号 check
类型 wire

二、题解

1、简单理解奇偶校验

奇校验：原始码流+校验位 总共有奇数个1

偶校验：原始码流+校验位 总共有偶数个1

2、计算奇偶校验的方法 按位求异或得到奇校验结果，对其求反得到偶校验结果

3、连续进行异或 odd = ^bus 对bus进行异或位操作

扩展：

• 如果要检测bus是否全为1，可以用 &b