- 博客(1156)
- 资源 (56)
- 收藏
- 关注
RSS订阅转载 Verilog的未来在哪里？
我们发现，DeepRTL-220m优于DeepRTL-16b，这可能是因为CodeT5+-220m在大量成对的软件代码和自然语言数据上进行了预训练，从而实现了更好的代码-语言对齐。最后，在步骤3中，我们将步骤1的合格代码与步骤2生成的详细规范结合，创建高层功能描述。研究团队来自香港中文大学和国家EDA技术创新中心，他们指出当前大型语言模型在硬件描述语言任务中存在明显不足，特别是现有方法过于侧重代码生成而忽视代码理解，且自然语言与Verilog代码之间的语义对齐较弱，导致生成的代码质量不佳。
2025-04-02 08:31:17
36
原创 FPGA 究竟在学什么？真的是硬件工程师的“炼狱”吗？
其实FPGA厂商一直在致力于用高级语言进行FPGA编程，但是效果一直达不到预期，然后面对的人群很乱，有点伪“田忌赛马”的感觉，FPGA人员对高级语言嗤之以鼻，觉得没有技术含量，写出来的代码占用资源多（我觉得不是缺点，有些东西是需要取舍的）；目前世界的开发都以“标准”运行的，有标准了，这些CPU外扩的外设足以应对90%以上接口的接入和输出，所以在进行同等接口开发时足以剩下85%的时间，比如扩展一个UART接口，CPU几句话搞定，FPGA从零开始的话至少要几个小时甚至几天。FPGA 究竟在学什么？
2025-04-02 08:31:17
313
原创 不花一分钱打造自己的AI知识库
本次的知识库构建是基于RAG（检索增强生成，Retrieval-Augmented Generation，RAG）基础搭建的，检索增强生成是一种融合信息检索技术与生成式模型的方法，主要在于提升文本生成的质量、准确性和可靠性，被广泛应用于自然语言处理领域。点击箭头位置就可以构建知识库，左上角箭头就可以上传文档（容量有30G），右下角就可以基于上传的文档进行提问，这样就可以搭建自己的知识库，至于怎么让AI更智能，就要看自己怎么喂AI了。最后的最后，以某厂的发展路径，如果这个产品后续发展比较好大概率就收费了~
2025-03-31 08:30:55
294
原创 常见FPGA逻辑单元比较（仅参考）
需要注意的是，一个自适应逻辑模块（ALM）只有 8 个输入，这比查找表（LUT）的输入总数要少。两个 4 输入查找表（Look-Up Tables），可以实现任何 4 输入Bool函数，用作组合函数生成器（一个查找表标记为“F”，另一个标记为“G”）。这篇文章躺在我网盘里N年了，记得是刚入门时候总结的，所以本文列举的芯片有点老，仅供参考，后面有时间我们在按照最新的架构进行分析。四个查找表（Look-Up Tables），可以配置为具有 1 位输出的 6 输入查找表或具有 2 位输出的 5 输入查找表。
2025-03-28 08:30:47
797
原创 使用国产FPGA实现开源10Gbps NIC Corundum
Corundum 是一个基于 FPGA 的开源高性能网络接口卡（NIC）项目，旨在提供一个灵活且高效的平台，用于开发和测试高速网络接口。高性能数据路径：Corundum 平台具备高线速操作的核心功能，能够支持高达 100Gbps 及以上的网络接口开发。10G/25G/100G 以太网 MAC：平台内置了 10G/25G/100G 以太网 MAC，用于实现高速网络通信。PCI Express 第 3 代：支持 PCI Express 第 3 代协议，确保与现代计算机系统兼容。
2025-03-27 08:00:00
643
原创 国产 FPGA 的崛起之路，能否打破 Xilinx 的垄断？
国内半导体产业链国产化进程加速推进，从上游的硅片、光刻胶等原材料供应，到中游的芯片制造、封装测试，再到下游的各类应用市场，各环节协同发展，为国产 FPGA 产业提供了有力支撑。性能优化：随着半导体工艺的进步，国产 FPGA 将不断提高芯片的性能，包括更高的逻辑密度、更快的时钟频率、更大的存储容量等，以满足日益复杂的应用需求。IP 核资源丰富：IP 核是 FPGA 设计的重要组成部分，国产 FPGA 产业将不断积累和丰富 IP 核资源，提高 IP 核的质量和可靠性，为用户提供更多的选择和更好的支持。
2025-03-26 08:32:02
1016
原创 FPGA助力智能机器人应用
这使得连接到 PL 以太网 TEMAC 的两个 MicroBlazes 能够将数据发送到通过网络运行的 Micro ROS 代理，该代理可以在与网络连接的任何设备上运行，如 x86 设备或 Kria。个人观点我是不太看好目前FPGA能在机器人方面能“破圈”，但是一切皆有可能，吾等也不能左右行业发展，我们能做的是多关注相关行业发展，提前学习相关知识，为后续发展做好准备。今年开年AI+机器人引爆科技圈，都说FPGA是“万能芯”，在AI方向上已经挣扎了几年，仍旧不能“破圈”，那么在机器人方向呢？
2025-03-24 08:31:14
763
原创 [手]撕滑动窗口滤波器
对于图像处理的算法设计，它们会自动构建这些滤波器基础的滑动窗口函数，所以这些工具会加速图像处理算法的设计和开发。这意味着，如果我们要实现 3x3 滑动窗口过滤器，我们需要能够缓冲至少两行像素的内容，这样我们便能够处理在窗口上滑动的滤波器。该模块的输出是 3x3 网格中的 9 个像素，接下来就是进行图像处理操作，例如中值滤波或者边缘增强等操作，我们将在后续的文章进行讲解。对像素执行的操作可以从简单的delta函数到更复杂的操作，例如边缘检测或边缘增强。如果像素是某一行的最后一个像素，则重置该行的像素数。
2025-03-21 08:30:56
314
原创 FPGA 工程师的 10 大职业病，你中了几条？
打开 Vivado/Quartus，眼前一片 红色时序违例，心跳瞬间加速，脑子里只剩一句话： “又特么要加班了！当你干 FPGA 久了，脑子里满是 PLL、时序约束、AXI 总线，甚至 加班到凌晨，做梦都在 debug……缓解方法： ✅ 深呼吸，冷静分析 Setup/Hold 违例，不要直接“狂调约束+多跑几遍”🙃。✅ 适度优化，不要为了“更优雅”让代码变得难懂，毕竟你三个月后自己可能都看不懂😂。别人买衣服、买鞋子，FPGA 工程师打开淘宝/京东，购物车里全是：。“是不是该加 pipeline！
2025-03-19 08:30:23
655
原创 盘点那些奇葩的FPGA板卡（二）
两个 FUSB302B I2C Type-C 端口控制器，用于 AUX 和 TARGET-C 端口，支持 USB 电源传输或自定义 Type-C 行为。电路板原理图和设计文件：https://github.com/greatscottgadgets/cynthion-hardware。调试器固件：https://github.com/greatscottgadgets/apollo。用户文档 https://cynthion.readthedocs.io/en/latest/
2025-03-17 08:30:18
593
原创 提升开发效率的FPGA/IC小工具
画波形小工具-Wavedrom画时序/波形图的小工具，可以在线或者离线使用，支持WIN或Liunx系统，唯一不足的是，需要通过代码控制波形（个人观点）。网址：https://wavedrom.com/在线使用：https://wavedrom.com/editor.html画波形小工具-TimingDesigner不习惯代码编辑波形，那么这款软件无疑是你最佳的选择-TimingDesigner，自...
2025-03-13 08:30:20
1023
原创 盘点那些奇葩的FPGA板卡（一）
前方提示：文中涉及大量图片，请掩护流量少的朋友先行撤退~你平时看到的FPGA开发板是不是都是这样：或者这样：今天带领大家看点不一样的FPGA板卡（大部分非开发板）。Mini PCIe架构小板卡板卡资源：Microchip MPF300T-1FCVG484E PolarFire FPGA4 GB of DDR4 memoryPCIe x1 Gen2 as EP硬件资源和开发例程：https://gi...
2025-03-10 08:31:01
959
原创 玩转JTAG工具，使用JTAG Probe”逆向“硬件电路
大家在一些二手网站上经常能看到一些没有配套资料（原理图等）的板子，而这些板子相对来说比较便宜，如果量大则可以用来做开发板，那么首先需要解决的就是”逆向“出原理图用来后续例程的开发。目前能辅助类似工作的有两个软件：XJTAG和TopJTAG（我了解的），其中TopJTAG有和谐版所以就以其举例使用说明。原理JTAG 产生的最初目的是用于芯片测试，即 Boundary-scan 技术，常见规范有 IE...
2025-03-06 08:30:51
1481
原创 FPGA标准库-Open Logic
在现代技术发展的浪潮中，开源项目已经成为了推动技术创新和发展的核心力量。无论是人工智能、区块链、云计算，还是传统的嵌入式开发、操作系统，开源项目都在其中扮演着至关重要的角色。它们不仅促进了技术的快速迭代，也为全球开发者提供了一个共享和合作的平台。相对来说，FPGA领域的开源项目目前还没有能改变整个行业的开源项目（促进行业发展，提升行业的知名度），目前我觉得Yosys或Verilator有一些“势头...
2025-03-03 08:30:37
513
原创 DeepSeek推荐的开源项目
今天给大家带来DeepSeek推荐的开源项目，因为有些项目已经失效了，所以会替代为一些相近项目。一、基础入门项目1. 数字逻辑与Verilog/VHDL入门项目名称: FPGA 101https://github.com/mmicko/fpga101-workshop简介: 包含基础组合逻辑、时序逻辑、状态机、计数器等设计。学习内容:Verilog/VHDL语法组合逻辑（加法器、多路选择器）时序逻...
2025-02-24 08:30:40
824
原创 开源H.264 Video Encoder IP Core V2.0 介绍
本文内容来自于该项目的官方网站：openasic.org项目官方网站：http://www.openasic.org/该项目介绍网页链接：http://www.openasic.org/topic/80/%E5%BC%80%E6%BA%90h-264-video-encoder-ip-core-v2-0-%E5%8F%91%E5%B8%83开源H.264 硬件视频编码器IP核H.264 Video...
2025-02-21 08:30:28
79
原创 跨时钟域背景下的亚稳态和 MTBF 是什么
什么是亚稳态？亚稳态是触发器或锁存器输出端发生的不可预测行为，其输出在特定时间段内呈现 0 到 1 之间的非特定值。如果是触发器的话，当其输入变化太接近其建立和保持窗口时，就会出现亚稳态，所以其输入应该保持稳定。如果还不清楚究竟什么是建立和保持窗口，甚至不明白“为什么存在这些窗口？”那推荐阅读下面的文章或者我们后续再深入讨论：https://vlsiuniverse.blogspot.com/20...
2025-02-21 08:30:28
964
原创 FPGA DSP：Vivado 中带有 DDS 的 FIR 滤波器
本文使用 DDS 生成三个信号，并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。介绍用DDS生成三个信号，并在Vivado中实现低通滤波器。低通滤波器将滤除较快的信号。本文分为几个主要部分：信号生成：展示如何使用DDS（直接数字合成）IP生成测试信号 - 10 MHz 信号和 500 kHz 信号，然后将它们组合起来创建混合信号进行测试。FIR 滤波器设计：解释影响 FIR 滤波器...
2025-02-17 08:30:28
1065
原创 DeepSeek接入到VSCode实现提词及代码助写
DeepSeek接入到VSCode实现提词及代码助写在AI大火之后，AI代码一直是讨论的热题，之前比较火的cursor就是基于此出现的，但是国内访问受限，而且价格昂贵，我们今天就做个平替版。VsCode下载配置（免费）https://code.visualstudio.com/官网下载VsCode软件，并配置好相应编程环境，我这已经配置好HDL的编程环境，推荐的插件：安装配置ClineVsCode...
2025-02-10 08:30:43
1017
原创 DeepSeek在FPGA/IC开发中的创新应用与未来潜力
随着人工智能技术的飞速发展，以DeepSeek为代表的大语言模型（LLM）正在逐步渗透到传统硬件开发领域。在FPGA（现场可编程门阵列）和IC（集成电路）开发这一技术密集型行业中，DeepSeek凭借其强大的自然语言处理、代码生成和逻辑推理能力，展现出颠覆传统开发流程的潜力。本文将深入探讨DeepSeek在这一领域的应用场景、技术优势及未来发展方向。(以上由DeepSeek生成，这语言逻辑还是很强...
2025-02-05 08:30:20
3427
1
原创 高频交易中 FPGA 的作用及面试指南
为高频交易（High Frequency Trading，HFT）公司开发硬件一直是 FPGA 工程师最热门的职位之一。由于该行业提供的高薪，甚至可以被称为该领域许多人的“梦想职业”。本文根据自己和其他人的亲身经历，写了一篇关于测试职位是什么样子以及如何准备面试的文章。HFT 世界是什么样的为了理解这些术语并以更合适的方式做好准备，我们首先来谈谈 HFT 是什么，以及为什么 FPGA 在交易行业中...
2025-01-20 08:30:16
1216
原创 单芯片控制多个高性能伺服电机
在我上学的时候，STM32+FPGA的架构是论文或者研究的一个热点。直到Xilinx的ZYNQ和Altera的Cyclone V 出现大家才把研究的重点放到ZYNQ上，但是ZYNQ等架构成本较高及PS或者HPS端通常需要DDR，板子较大，同样的功耗也不低。从这几方面来说，ZYNQ等架构不是为了替代STM32+FPGA的架构，所以这种架构目前还是有自己的应用场景，比如工控领域，今天我们就聊聊伺服电机...
2025-01-15 08:30:16
1059
转载 Verilog代码转VHDL代码经验总结
Verilog语言和VHDL语言是两种不同的硬件描述语言，但并非所有人都同时精通两种语言，所以在某些时候，需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结，欢迎批评指正。当我们刚开始学习FPGA时，一定会遇到一个问题：学习Verilog还是VHDL？等我们学习FPGA到一定程度参加面试时，面试者也会问你一个问题：你以前...
2025-01-10 08:30:53
203
原创 如何编写 RTL 实现时序收敛
实现时序收敛的关键要素之一是确保我们编写出能够充分利用设备架构特性和实现工具功能的优质代码。让我们来看看可以帮助我们提供更好质量代码的几个方面。架构从项目开始规划架构，并尽可能利用 IP 核来减少所需的开发量（并不特指官方IP）。在层次结构方面，有几点注意事项：将输入和输出结构保持在顶层。使我们能够轻松进行更改，并轻松地将设计移植到新架构，例如从 7 系列FPGA移植到 UltraScale。将时...
2025-01-08 08:30:44
1059
原创 使用 IP 核和开源库减少 FPGA 设计周期
FPGA 开发的目标是按时、按质交付项目。然而，这一目标说起来简单，实现起来老费劲了。根据业内最广泛的调查之一，西门子威尔逊集团 2022 年的调查（https://blogs.sw.siemens.com/verificationhorizons/2022/10/10/prologue-the-2022-wilson-research-group-functional-verification-...
2025-01-06 08:31:12
781
原创 打开“世界观”-全球FPGA厂商大盘点
FPGA这一万能芯，是可定制与专用芯片之间的中间产品，也是不可或缺的一类芯片，上可行成定制芯片，下可简单替换专用芯片(某些方面不如专用芯片)，也是军事和航空航天领域重要的芯片种类，也是各国都会首先突破的芯片赛道，本文总结了含eFPGA、反熔丝FPGA在内，全球共30余家，国内10多家FPGA厂商。以下排名不分先后~美国，共有9家1.AMD(Xilinx)https://china.xilinx....
2025-01-02 08:30:16
1570
原创 年终总结-选出你心中2024年最佳的开源项目
今年年终玩点不一样的，这一年推荐了N多个开源项目，我们就先总结一下相关项目，然后后面会有一个投票，欢迎大家投出自己心目中的最佳开源项目。以下项目并不是今年的开源项目，而是本号今年推荐的项目~1、《国外大学生都用FPGA做什么项目》系列项目链接https://people.ece.cornell.edu/land/courses/ece5760/FinalProjects/本系列项目介绍了常春藤盟校...
2024-12-30 08:30:33
690
原创 FPGA新闻速览-WiMi开发基于FPGA的数字量子计算机验证技术
北京时间2024 年 12 月 18 日 -- 全球领先的全息增强现实 (AR) 技术提供商微美全息云 (WiMi Hologram Cloud Inc.) (纳斯达克股票代码：WiMi)宣布，其研发团队开发了一项革命性的技术——基于 FPGA 的数字量子计算机验证技术。该技术通过使用数字量子比特（Digital Quantum Bits）或离散有限状态机为量子计算提供了一种全新的方法。这不仅标志...
2024-12-20 20:34:31
641
1
原创 为你的HDL做“DRC”
在硬件原理图或者PCB设计中，最重要的一步是DRC检查，不仅可以检查到我们由于粗心大意造成的错误，还能按照我们的选定的规则进行潜在的规则检查。今天我们就介绍一个可以进行HDL检查的软件-nLint。Lint 代码检查工具及nLint介绍这部分内容之前已经介绍过了，有兴趣可以查看《HDL设计周边工具，减少错误，助你起飞！》。这里再单独说一下，目前FPGA厂商也越来越重视这方面的设计（设计越来越复杂，...
2024-12-16 08:30:33
822
原创 使用FPGA搭建逻辑分析仪-USB2.0篇
之前文章介绍过使用串口做的逻辑分析仪，今天我们介绍基于USB2.0+FPGA的逻辑分析仪。在开始之前我们先介绍一个逻辑分析仪的上位机-sigrok，没有一个好的上位机，即使硬件做出来也不会有好的体验。sigrok先放官网：https://sigrok.org/wiki/Main_Page做逻辑分析仪不可规避的上位机软件，可以看下目前能支持的逻辑分析仪：这是明确是从sigrok改版或者直接使用的产品...
2024-12-11 08:30:35
688
原创 使用FPGA控制机械臂
今天研究如何使用 Python + 低成本 FPGA 开发高性能、精密的机械臂。简介由于 FPGA 具有并行特性，它在精密电机控制和机器人领域表现出色。本文是探索开发基于 ROS2 的解决方案，让机器人可以在白板上自主书写文字。在这个项目中，将展示如何创建一个具有以下功能的机械臂应用程序：通过 FPGA 控制手臂上的 6 个轴关节通过远程机器上运行的 Jupyter Lab 实现对机械臂的控制通信...
2024-12-09 08:30:15
1111
原创 玩FPGA不乏味
玩FPGA不乏味Hello，大家好，之前给大家分享了大约一百多个关于FPGA的开源项目，涉及PCIe、网络、RISC-V、视频编码等等，这次给大家带来的是不枯燥的娱乐项目，主要偏向老的游戏内核使用FPGA进行硬解，涉及的内核数不胜数，主要目标是高的可实现性及复现性。因为是娱乐项目，所以用本文中会有很多动图，下面开始。1、zxuno项目地址如下：https://github.com/zxdos/zx...
2024-12-05 08:30:59
1006
转载 手机直连卫星背后的关键技术
中国信科陈山枝等在《6G 星地融合移动通信关键技术》中提到手机直连卫星的进展：苹果公司(Apple) 基于Globalstar 卫星, 于2022 年实现双向短消息发送功能;AST Space Mobile 联合AT&T, 于2023 年4 月完成了天基双向通话；中国信科2023 年6 月发布基于5G NTN 透明转发的高低轨一体化系统及星地融合宽带业务验证;华为公司2023 年8 月发...
2024-12-05 08:30:59
792
原创 使用FPGA搭建逻辑分析仪
之前介绍过使用RP2040制作逻辑分析仪及示波器，今天我们使用FPGA搭建逻辑分析仪。目前国内逻辑分析仪主流的架构都是使用FPGA+USB PHY，结合FPGA的优点及USB的高接入性使其一直占据着中高端市场。今天就使用FPGA搭建逻辑分析仪，为了通用性，这次和上位机通信选择串口，这样移植性大大增加。整体架构该项目由 7 个模块组成，用于实现逻辑分析仪功能：触发控制器、采样率计数器、缓冲区、控制模...
2024-12-02 08:30:13
832
原创 FPGA实现串口升级及MultiBoot（十)串口升级SPI FLASH实现
采用软核进行串口升级的原因主要有以下几点：1、官方推荐：官方以前也推出了针对逻辑进行升级的程序《XAPP1081_QuickBoot》，但是从今年起（2024年）官方就停止更新相关例程了（详见下面截图），所以采用官方推荐的软核更新；2、简单并具有通用性：针对SPI或者BPI官方都有相关的IP，可应对市场上80%以上的FLASH，并且官方IP通用性极强，只需要修改几个参数就可以对不同厂家的芯片进行升级操作；
2024-12-01 20:48:42
727
原创 一篇文章搞懂软核（MicroBlaze）的固化和启动
这也是《FPGA实现串口升级及MultiBoot》系列中的一篇文章，作为一个专题单独出来说明。本篇文章分为三个主题：固化、启动和MultiBoot实现。固化分为SPI和BPI FLASH两种情况；启动分为SREC解析及加快启动模式的ELF直读；最后就是MultiBoot实现的时候应该注意什么。固化软核的固化和外部FLASH及应用程序大小有很大关系。小应用程序，使用BRAM即可运行，固化的时候和逻辑...
2024-11-25 08:31:05
1546
原创 FPGA实现串口升级及MultiBoot（九)BPI FLASH相关实例演示
与SPI相关知识并没有什么太多区别（别杠硬件或者架构上），相关知识点都在上面指出，大家有什么其他需要注意点，欢迎留言讨论。关于“四样错误”就不演示了，没什么太大区别，下一讲我们开始串口升级。PS:为了扩展ICAPE2原语的使用，在原来的基础上增加了几个常用FPGA ID，并在触发启动时候增加了可选电平触发或上升/下降沿触发（例化IP时选择），新版本号V1.1。
2024-11-22 19:31:09
673
2
原创 Vivado 2024.2现已推出，可供下载
先放下载链接：https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools.html大小：124.8GB ，Crazy~奔着200G去了文末提供网盘链接。新增特性适用于所有 Versal 器件的快速布局布线新的基于分区的布局和并行布局布线算法减少拥塞以提高可布...
2024-11-22 07:49:40
2279
2
原创 很能体现FPGA硬件思维的一道面试题
在面试的时候，要在短时间检查一个人的水平，需要面试官有针对性的问些问题，这里举例说一个很能体现FPGA硬件思维的一道面试题。if-else及case语句条件判断的优先级这里先列出几个例子，大家可以先自行判断以下：example1moduletest_ex1(inputa,b,c,d,sel0,sel1,sel2,sel3,outputregz);alway...
2024-11-20 08:30:35
597
原创 如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
如约介绍源码构建 Infinite-ISP 项目，其实大家等的是源码，所以中间过程简洁略过，可以直接翻到文末获取链接。开源ISP（Infinite-ISP）介绍构建工程第一步，从文末或者下面链接获取源码https://github.com/10x-Engineers/Infinite-ISP_RTL第二步，直接打开工程即可再介绍以下配置：Vivado版本：2024.1Sensor：Onsemi A...
2024-11-18 08:30:56
894
xapp623-FPGA电源设计应用指导
2018-07-18
基于FPGA的深度学习加速器设计与实现
2018-06-25
OpenMIPS快速入门手册（实践版）
2017-09-11
AXI_Stream_TEST.7z
2020-11-02
FPGA知识图谱-PDF格式
2019-03-11
FPGA知识图谱-SVG格式
2019-03-11
System Generator实现CORDIC算法工程文件
2018-11-05
基于FPGA的CORDIC算法实现-Vivado Verilog
2018-11-01
基于VIP_Board Big的FPGA入门进阶及图像处理算法开发教程-V3.0
2018-10-18
LogicLock技术资料
2018-09-11
Tcl_Tk入门经典（第2版）
2018-09-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人