【校招Verilog快速入门】基础语法篇：VL2、异步复位的串联T触发器

已于 2022-08-03 14:28:21 修改
阅读量869 收藏
点赞数 1
CC 4.0 BY-SA版权
分类专栏： # 校招Verilog篇刷题（含面试手撕代码） 文章标签： 校招 职场和发展 数字IC Verilog
于 2022-04-16 17:27:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/124201127
本文介绍了如何使用Verilog实现两个串联的异步复位T触发器，详细阐述了T触发器的工作原理和异步复位的特点，并提供了输入输出信号的描述及波形分析。

文章目录

一、题目

描述

题目描述：

用verilog实现两个串联的异步复位的T触发器的逻辑，结构如图：

信号示意图：

在这里插入图片描述

波形示意图：

在这里插入图片描述

输入描述：

输入信号 data, clk, rst
类型 wire
在testbench中，clk为周期5ns的时钟，rst为低电平复位

输出描述：
输出信号 q
类型 reg

二、题解

分析：做题之前首先需要知道T触发器的特点：输入为1时，输出进行翻转。

另外需要注意异步复位。

`timescale 1ns
了解本专栏 订阅专栏 解锁全文
【牛客Verilog快速入门】基础语法代码和仿真代码演示 VL2 异步复位的串联T触发器
小白蒋-材料转行芯片验证
04-21 886
作者：小白蒋 7年材料专业转行芯片验证，两年芯片验证工作经验。 VL2 异步复位的串联T触发器题目：描述：输入描述：输出描述：解答：设计代码实现：验证平台实现：makefile脚本实现：仿真看波形： 题目： 描述： 用verilog实现两个串联的异步复位的T触发器的逻辑，结构如图： ## 波形示意图： 输入描述： 输入信号 data, clk, rst 类型 wire 在testbench中，clk为周期5ns的时钟，rst为低电平复位 输出描述： 输出信号 q 类型 reg 解答： 设计代码实
（247）Verilog HDL：串联T触发器
m0_46498597的博客
08-24 376
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。
VL2 异步复位的串联T触发器
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
09-12 5585
用verilog实现两个串联的异步复位的T触发器的逻辑，附带完整的RTL、TestBench并进行了覆盖率收集。
牛客网——VL2 异步复位的串联T触发器
钟树的博客
07-25 228
T触发器逻辑功能为：当T=0时，触发器状态不变Qn+1=Qn；而当T=1时，在脉冲有效边沿到来时翻转。思路：例化两个T触发器。
VL2-异步复位的串联T触发器
AiteBei的博客
01-02 901
VL2-异步复位的串联T触发器
Verilog学习——T触发器
热门推荐
weixin_43726692的博客
07-20 1万+
verilog实现T触发器
verilog 异步复位的串联T触发器 四选一多路器 奇偶校验 移位运算与乘法
踩坑记录
03-08 1067
异步复位的串联T触发器： 由真值表可知，T=1时， Qn+1 = ~ Qn ，T=0时， Qn+1 = Qn 即：输入为1下时，输出0到1到0不断翻转，输入为0锁存上一个时序结果。 所以串联T触发器： // 第1个触发器输出为q1,第2个触发器输出为q `timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q ); reg q1; always@(posedge clk or negedg
牛客Verilog刷题：异步复位的串联T触发器
AGASE的博客
09-03 380
T触发器的特性是T=0时，输出状态与前一级输出状态相同，即输出状态保持不变；T=1时，输出状态与前一级输出状态相反，即输出状态翻转。设置一个temp状态q_temp表示前一级输出状态，如下图所示。
verilog 学习笔记2 异步复位串联T触发器
space_2121212的博客
07-20 961
异步复位指的是不根据时钟信号进行复位，即当复位按键按下时，不论时钟信号处在上升沿或下降沿，都进行复位。同时根据时序图，复位为低电平复位。有关复位的具体问题可以详细阅读一位大神的文章。题目描述用verilog实现两个串联的异步复位的T触发器的逻辑，时序图如下。当时钟未曾触发的时候，即使出现复位信号，也不会进行复位操作。回到题目分析，由于是两个串联的T触发器，因此需要定义一个reg型变量。，同步复位需要考虑时钟是否触发。可以发现异步复位是当检测到。...
Verilog学习之异步复位的串联T触发器设计
一个默默无闻的小程序员的博客
07-04 2957
在前面我们对 Verilog 的基础语法知识进行了学习，对 Verilog也有了一定的了解，接下来的一段时间我们就开始在牛客网上进行刷题，巩固我们的基础知识，熟悉用 Verilog 去写代码。 今天我们做的是第二道题——异步复位的串联T触发器...
触发器-verilog代码
03-26
异步复位触发器，同步复位触发器，D触发器，jk触发器
T、D触发器
06-02
D触发器和T触发器 verilog语言编写
D和JK触发器的Verilog程序（Quartus II工程，三种）
05-03
三种D触发器的Verilog程序（Quartus II工程已经建立好，可以直接用） 带同步清0、同步置1 的D 触发器；带异步清0、异步置1 的D 触发器；带异步清0、异步置1 的JK 触发器
【牛客网刷题】VL2 异步复位的串联T触发器
记录学习历程
09-30 993
👉 牛客网中有各类题库，其中就有 FPGA/IC 的 Verilog 题库，通过刷题可以巩固基础。👉 牛客网 Verilog 题库包括基础、进阶以及企业笔试真题，并且全部免费！👉 本系列持续更新自己的刷题历程。👉。
异步复位的串联T触发器
jk_101的博客
04-20 771
需要注意寄存器翻转的逻辑，第二寄存器是否翻转取决于第一个寄存器是否为1，前者输出情况有三种：在data输入控制为1下从0到1到0不断翻转，data为0锁在1，data为0锁在0。在testbench中，clk为周期5ns的时钟，rst为低电平复位。输入信号 data, clk, rst。T触发器是进入的值为1的时候，寄存的值发生翻转；(其中Qn为现态，Qn+1为次态)
牛客网Verilog快速入门题目收获——异步复位的串联T触发器（VL2）
H19981118的博客
04-08 1980
掌握 异步复位和同步复位 掌握 T触发器
Verilog语法学习——LV2_异步复位的串联T触发器
www_haha__的博客
07-28 1097
在testbench中，clk为周期5ns的时钟，rst为低电平复位。输入信号 data, clk, rst。
通过仿真和综合认识T触发器（Verilog HDL语言描述T触发器）
Reborn Lee
08-01 1万+
这个系列的博文已经写过了两篇，分别是通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）和通过仿真和综合认识JK触发器（Verilog HDL语言描述JK触发器），分析的方法是完全并行的。 这里再看一下T触发器。 Verilog HDL程序描述 //设计1为T触发器，带有异步复位信号 module t_trigger(clk,t,rst,q); input clk, t,...
异步复位的串联T触发器编程
最新发布
01-28
### 实现带有异步复位的串联T触发器 为了实现带有异步复位功能的串联T触发器，可以采用Verilog硬件描述语言来定义模块。此设计允许通过设置特定输入信号使Q输出变为0[^1]。 下面是一个简单的Verilog代码示例用于创建两个级联连接的T触发器，并且每个都具有独立工作的异步清零端： ```verilog module tff_async_reset( input wire clk, // Clock signal input wire rst_n, // Asynchronous active-low reset input wire t, // T flip-flop toggle input output reg q // Output of the first TFF; also serves as feedback for second one. ); always @(posedge clk or negedge rst_n) begin : proc_tff if (!rst_n) // If async reset is asserted (active low), set 'q' to 0. q <= 1'b0; else // Otherwise on rising edge of clock... q <= t ^ q; // Toggle state based upon value at `t` input and current state (`q`) end // Second stage can be implemented similarly by instantiating another instance, // using previous FF's output ('q') instead of direct external inputs like 't'. endmodule ``` 上述代码展示了单个带异步复位的T型触发器的设计方法。对于多个这样的单元串接起来形成更复杂的计数结构，则可以在顶层文件中实例化这些基本构建块并适当地互连它们之间的数据路径即可完成整个电路的功能扩展。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值