文章目录 1、If-else相关语句的硬件结构映射及优化 2、case相关语句的硬件结构映射及优化 3、慎用Latch 4、逻辑复制 5、逻辑共享 6、资源顺序重排 7、同步复位与异步复位 8、少用“:?” 赋值语句 训练有素的工程师书写的Verilog代码,往往会兼顾逻辑综合、 STA、 P&R、 DFX、 功耗分析等方面,在编码风格上也会让人赏心悦目。本文就称为优秀的RTL设计工程师,探讨几点电路设计需要注意的基本事项 1、If-else相关语句的硬件结构映射及优化