【Verilog基础】在不同时钟域之间如何安全地传递信号方法总结（2）单比特跨时钟域之结绳法（快到慢）

已于 2022-04-01 00:51:03 修改
阅读量766 收藏 2
点赞数 2
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： Verilog STA 时序分析
于 2022-03-28 23:09:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/123808540
本文详细介绍了在Verilog中如何使用结绳法安全地从快时钟域传递信号到慢时钟域，特别是针对脉冲展宽的应用。内容包括结绳法的三种实现方式，以及结绳法在慢到快、快到慢转换中的考虑因素。同时，文中探讨了结绳法的优缺点和结束结绳的方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

了解本专栏 订阅专栏 解锁全文
【校招Verilog进阶挑战】 跨时钟域传输篇：VL25 脉冲同步电路（快时钟域到慢时钟域）
悟已往之不谏 知来者之可追
05-18 939
跨时钟域传输篇：VL25 脉冲同步电路（快时钟域到慢时钟域）
【Verilog基础】在不同时钟域之间如何安全地传递信号方法总结（3）多bit 控制/数据 信号跨时钟域传输（异步FIFO））
悟已往之不谏 知来者之可追
03-29 1001
【Verilog基础】在不同时钟域之间如何安全地传递信号方法总结（3）多bit 控制/数据 信号跨时钟域传输
#Verilog HDL# 跨时钟域电路设计之结绳法（3）
那么菜的博客
12-26 878
信号从快时钟域到慢时钟域过渡时，慢时钟可能无法对快时钟变化太快的信号进行采样。 之前的同步器法对两个时钟间的关系有要求，结绳法适用于任何时钟域之间的过渡。 结绳法的原理是将快时钟信号的脉冲周期延长，等到慢时钟周期采样后再“解绳”，还原为原来的脉冲周期宽度。 一、数据驱动结绳 利用数据的边沿做时钟，可将脉冲延长，直到采集到数据，然后复位。 这里需要注意的是，clkB域需要等待三个clkB才会在最后一个寄存器输出并完成输入端的复位。所以如果Din_clkA变化较快，即持续时间小于三个clkB(Din
单bit控制信号的跨时钟域传输快到慢-----结绳法
suncanld的博客
07-01 717
快时钟数据到慢时钟当中，结绳法
【CDC跨时钟域信号处理】单bit_快时钟域到慢时钟域
weixin_50952710的博客
12-06 4973
【CDC跨时钟域信号处理】快时钟域到慢时钟域-单bit 信号展宽+边沿检测 握手
异步时钟处理之结绳法2
Mr.zhang的博客
08-24 2600
异步时钟处理之结绳法2结绳法2新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 结绳法2 异步跨时钟处理以及结绳...
FPGA——浅谈跨时钟域
three_yanlili的博客
11-28 1万+
本篇文章仅用于个人学习，如有雷同，我抄他的。
异步时钟处理之结绳法1
Mr.zhang的博客
08-23 3548
异步时钟域处理之结绳法1异步时钟域结绳法结绳法时序图功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 异步时钟域 在实际...
FPGA异步时钟设计中的同步策略
08-07
2. 结绳法（Pulse2Toggle / Toggle2Pulse）：针对双锁存器法的不足，结绳法提供了一种更为安全的跨时钟域传输方式。这种方法适用于任何时钟频率和相位关系，它通过信号的交替转换（toggle）来确保数据在两个时钟域间...
跨时钟数据传输问题（Clock domain crossing)-verilog
weixin_42705678的博客
12-19 1529
一、跨时钟数据传输可能产生的问题 当两个不同时钟域的系统进行对接，由于对接的端口是异步可能会出现许多我们不希望出现的情况（setup/holdtime violation、亚稳态、数据传输不稳定）。 1.1什么是异步？ 不同的时钟频率： 相同时钟周期，但是相位不同： 1.2 处理跨时钟域的数据传输的方案 采用握手信号交互 采用异步FIFO 二、握手信号 2.1 只使用握手信号存在的问题 A module向B module进行传递数据，想要利用握手信号达到不同时钟传输数据的目的，这里利用了req和
Verilog5-单比特信号跨时钟域传输
d_b_的博客
10-10 2112
文章目录单比特信号跨时钟域传输1、时钟域2、亚稳态3、多级寄存器处理3.1 信号从B到A（慢到快）3.2 信号从A到B（快到慢） 单比特信号跨时钟域传输 参考链接：https://www.cnblogs.com/rouwawa/p/7501319.html#4527113 1、时钟域 单时钟域：电路中所有触发器都是用一个全局网络，比如FPGA的主时钟输入 多时钟域：设计中有多个时钟输入 2、亚稳态 含义：触发器的输出无法在某个规定时间内达到一个确定的状态 说明：在建立时间和保持时间定义的时间窗口上
跨时钟域设计（结绳法，脉冲展宽法）
dxz44444的博客
07-24 4872
一、结绳法（一） https://www.cnblogs.com/lyc-seu/p/12441366.html#%E6%96%B9%E6%B3%95%E4%BA%94%EF%BC%9Admux%E5%90%8C%E6%AD%A5%E5%99%A8 参考链接：https://blog.youkuaiyun.com/qq_15026001/article/details/100022905?ops_request_misc=%257B%2522request%255Fid%2522%253A%252215954952
跨时钟域传输和Verilog代码
热门推荐
SummerXRT的博客
07-18 1万+
文章目录基本概念一、单bit信号1.慢时钟域信号同步到快时钟域2.快时钟域信号同步到慢时钟域3.结绳法处理单bit信号跨时钟域二、多bit控制信号跨时钟域同步三、多bit数据流跨时钟域同步 前面我们谈到了亚稳态的产生与处理，在异步信号进行跨时钟域传输时，很大概率会产生亚稳态的问题，那么该如何解决跨时钟域信号传输的问题呢？跨时钟域信号分为单bit控制信号、多比特控制信号和多bit数据流传输，依照这个进行分类处理。 基本概念 同步电路：即电路中所有受时钟控制的单元（寄存器和触发器）全部由一个统一的全局时钟控制。
数字IC笔试之结绳法
zilan23的博客
10-09 861
结绳法 Definition: 结绳就是将单脉冲延长，以方便采集到数据 结绳法分类 利用脉冲的边沿做时钟； 利用脉冲的电平（部分场合要求是最小脉冲宽度）做选择器或者异步复位，置位。 另外的关键点就是什么时候结绳结束（采集到了数据就要让对方回到初始状态）。 操作方法 利用采集到的脉冲做异步复位、置位； 利用采集到的脉冲再次结绳采集做握手响应信号。 总结 ...
单bit数据跨时钟域信号处理
weixin_42455055的博客
09-05 992
一.慢到快 二.快到慢的两种实现方法
VerilogHDL学习笔记
笔墨纸砚
02-23 1553
1、可综合四大法宝： always、assign、if…else、case 2、无优先级判断结构 ①单if语句，即(if…else if…else if…else) 通常被映射为多路选择器。 ②case语句 多用于指令译码电路。 3、有优先级判断结构 多if语句，即(if…if…) 4、慎用latch ①在if…else中一定要完备 ②case一定要有default ...
跨时钟传输——单比特
carrotbanana的博客
09-07 6107
跨时钟问题又可以细化为脉冲同步问题，脉冲检测问题。需要用到跨时钟的场景：1.单比特：单比特慢到快的跨时钟传输(电平同步器、边沿检测同步电路)、单比特快到慢传输引起的数据丢失问题（脉冲同步/脉冲检测）。2.多比特：数据收敛性问题。
FPGA：单比特跨时钟域、多比特跨时钟域（更新中）
m0_46830519的博客
06-28 2000
CDC
结绳法：文章详细解读（异步时钟设计的同步策略）（五）
u011412586的专栏
08-16 7241
一.典型方法    典型方法即双锁存器法，第一个锁存器可能出现亚稳态，但是第二个锁存器出现亚稳态的几率已经降到非常小，双锁存器虽然不能完全根除亚稳态的出现(事实上所有电路都无法根除，只能尽可能降低亚稳态的出现)，但是基本能够在很大程度上减小这种几率。最后的一个D触发器和逻辑电路组成的是一个采沿（上升沿，修改一下就能采集下降沿）电路，即当第二个锁存器的输出中出现1个上升沿，
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值