【数字IC验证快速入门】37、UVM项目实践之APB_SPI（5）配置机制（uvm_config_db）机制深入

导读：作者有幸在中国电子信息领域的排头兵院校“电子科技大学”攻读研究生期间，接触到前沿的数字IC验证知识，旁听到诸如华为海思、清华紫光、联发科技等业界顶尖集成电路相关企业面授课程，对数字IC验证有了一些知识积累和学习心得。为帮助想入门前端IC验证的朋友，思忱一二后，特开此专栏，以期花最短的时间，走最少的弯路，学最多的IC验证技术知识。

UVM 相比 SystemVerilog 比较优价值的地方就在于工厂机制和配置机制！这两点是必须要深入掌握透彻的，并且要能够熟练使用。

一、学习内容

• UVM组件的逻辑层次结构【本节】
• 使用逻辑层次set/get UVM组件的配置字段【本节】
• 使用工厂模式创建测试用例，替换事物和组件中的字段【下一节】

二、配置机制（cofig_db）深入

2.1、配置组件的DUT接口

对于DUT的接口（interface），在SV里面是在建立实体（new函数）时一级一级传递进去的，在UVM里面只能通过uvm_config_db。学习之前，先来回顾一下UVM验证环境的逻辑架构，如下图。