RTL设计文件 Testbench文件 timescale 开头的点 `timescale 1ns/1ns //注意开头的`是数字1左边那个 Testbench文件的module通常没有端口，直接分号结尾即可 module xxx; ... endmodule 延时时间 rst 复位一般是： #(`clock_period*200); 某
本文总结了Verilog设计中常见的错误点，包括RTL设计文件的注意事项和Testbench的编写技巧。在RTL设计中，强调了Testbench模块无需端口声明，复位信号的处理方式以及避免信号与时钟边沿对齐。在Testbench部分，提到了例化模块时最后一个信号后的逗号问题，以及如何在module内部定义输入信号到例化模块。
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
