Zevalin的博客

（1）数字电路是用于传输和处理数字信号的电子电路，主要研究输出与输入信号之间的因果关系（逻辑关系）。（2）数字电路的特点：①电路结构简单，便于集成化。②抗干扰能力强，可靠性高。③数字信息便于长期保存和加密。④数字集成电路产品系列全，通用性强，成本低。⑤数字电路能完成数值运算，还能进行逻辑判断等。（1）数制是指多位数码中每一位的构成方法以及从低位到高位的进位规则。（2）二进制数是数字电路中应用最广泛的一种数值表示方法，此外常用的还有八进制数和十六进制数等。

（对于任何一个逻辑式Y，若将Y中所有的“·”换成“+”，所有的“+”换成“·”，所有的0和1互换，则可得到一个新的逻辑表达式，这个逻辑表达式即为Y的对偶式）在二值逻辑中，变量的取值不是1就是0，没有第三种可能，另外，这里的0和1没有数值大小的含义，所表示的是事物相互对立而又联系着的两个方面，即两种状态。（2）反演规则：对于任意一个函数表达式Y，如果将Y中所有的“·”换成“+”，所有的“+”换成“·”，所有的0和1互换，原变量换成反变量，反变量换成原变量，那么得到的表达式就是Y的反函数。

（1）卡诺图即最小项方格图，用卡诺图化简逻辑函数，求最简与或表达式的方法，称为图形化简法。（2）图形化简法有比较明确的步骤可以遵循，结果是否最简，判断起来也比较容易，但是当变量个数较多时，这种方法也会变得麻烦。

例如，实现与运算的称为与门，实现或运算的称为或门，实现非运算的称为非门，也称为反相器；类似地，实现与非、或非、与或非、异或等运算的，分别称为与非门、或非门、与或非门、异或门等。在二值逻辑中，逻辑变量的取值不是0就是1，是一种二值量，在数字电路中与之对应的是电子开关的两种状态，二值量与数字电路的结合点就是这两状态的电子开关，而半导体二极管、三极管和MOS管则是构成这种电子开关的基本开关元件。（2）在数字电路中，用1表示高电平，用0表示低电平，称为正逻辑赋值，简称正逻辑；（接下来的介绍基本都使用正逻辑）

②当二极管外加正向电压时，P区中的多数载流子空穴、N区中的多数载流子电子越过PN结后并不是立即全部复合掉，而是在PN结两边积累起来，形成一定的浓度梯度分布，靠近结边界处浓度高，离边界越远浓度越低，也即在PN结边界两边因扩散运动而积累了电荷，而且其电荷量也是随外加电压改变的，当外加电压增大，流过二极管中的电流增加时，这种积累起来的电荷量（存储电荷量）也随之成比例地增加，这种现象与电容的作用也很相似，并用电容。时，将处于截止状态，因为漏极和源极之间还未形成导电沟道，此时MOS管如图一个断开了的开关；

（1）电路组成和符号：（2）电压关系表和真值表（二极管正向导通时有0.7V的正向压降）：（1）电路组成和符号：（2）电压关系表和真值表（二极管正向导通时有0.7V的正向压降）：（1）电路组成和符号：（2）工作原理：（1）电路组成和符号（以N沟道MOS管为例）：

①MOS管的输入电阻很高，但是输入电容却很小，而栅极与沟道之间的二氧化硅绝缘层的耐压大约在80~100V，即使很小的感应电河源也可以使电荷迅速地积累起来而形成高压，产生介质击穿，从而使电路遭到永久性损坏，所以实际生产的CMOS反相器在输入端都设置有二极管保护网络、（4）多余的输入端不应悬空，与门、与非门的多余输入端可以接电源或与其它输入端并联，或门、或非门的多余输入端可以接地或与其它输入端并联。（5）输入端外接电阻的大小不会引起输入电平的变化（因为输入电阻极高，外接电阻基本上没有压降）。

是保护二极管，是为防止输入端电压过低而设置的，它只起保护作用，不参加逻辑判断。（1）输入伏安特性：（从左到右依次是电路示意图、输入端等效电路和特性曲线）（3）构成数据总线：（任何时刻都只允许一个三态门使能，其余为高阻态）（1）在TTL与非门的中间级再加一个反相电路便可得到与门。（2）在TTL或非门的中间级再加一个反相电路便可得到或门。当输入端串接电阻大于开门电阻时，输入由低电平变为高电平。可以，相当于输入电阻无穷大，输入电平为高电平。①输出端可以进行线与连接。在一定范围内，电阻的改变不会影响输入电平。

（1）按逻辑功能不同可分为加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。真值表，卡诺图，逻辑表达式，时间图（波形图）等。（3）按集成度不同可分为SSI、MSI、LSI、VLSI等。（2）按使用基本开关元件不同可分为CMOS、TTL等类型。（2）不包含记忆性元件（触发器），仅由门电路构成。（1）输出、输入之间没有反馈延迟电路。

④功能说明：当输入四位代码中1的个数为奇数时输出为1，为偶数时输出为0，换句话说，这个电路的功能是检验奇偶性（这里的奇偶性针对的是二进制代码中1的个数）。②设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简称函数。[1]用R、Y、G表示三个信号灯（1代表亮灯，0代表灭灯），用Z表示故障提示（Z为1代表有故障，为0代表没故障）。（1）例1：设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。

（1）在计算机中，数的正和负是用数码表示的，通常在二进制数最高位的前面加一个符号位来表示，符号位后面的数码表示数。对于负数，补码为符号位加上原数值按位取反后（符号位不取反），在最低位加1，即反码加1。（1）二进制数的加减乘除等算术运算的规则和十进制数类似，只是加法运算的规则为“逢二进一”，减法运算的规则为“借一当二”。（2）半加规则：两个1位二进制数相加一共有三种情况，一是0+0=0，二是0+1=1，三是1+1=10，可见。②这种加法器的优点是运算速度高，而且扩展方便，至于电路结构，其实也不算复杂。

（1）采用多位数码，按一定规则来表示不同事物信息的方法，称为码制。（2）将若干个二进制数码0和1按一定规则排列起来表示某种特定含义的代码，称为二进制代码，或称二进制码。（1）一般地说，用文字、符号或者数字表示特定对象的过程都可以叫做编码。（2）用n位二进制代码对个信号进行编码的电路称为二进制编码器；能实现二-十进制编码的电路称为二-十进制编码器。（编码器的工作原理并无本质区别，下面仅介绍3位二进制编码器和8421 BCD码编码器）

（1）能够从多路数据输入中选择1路作为输出的电路。（2）数据选择器也称为多路选择器或多路开关。（1）能够将1个输入数据根据需要传送到m个输出端的任何1个输出端的电路，叫做数据分配器。（2）数据分配器又称为多路分配器。

（1）在数字系统中，常要求代码按一定顺序变化，为使代码在变化时不出现瞬态代码，或者在出现错误时容易被发现并进行校正，通常采用可靠性编码。（1）把实现数值比较功能的电路集成在一个芯片上便构成了集成数值比较器，如下图所示（左图是CMOS比较器，右图是TTL比较器）。注：级联输入供扩展使用，一般接低位芯片的比较输出，当高位比较结果全部相同时，两个数的大小关系由低位比较结果决定。注：在CMOS集成比较器的级联中，A＞B输入端应该接高电平，最低位的A＜B输入端应接低电平，这与其内部实现有关。

①根据n = k - 1确定数据选择器的规模和型号，n是选择器地址码（地址变量、地址输入端）的位数，k是函数的变量个数。（1）原理：二进制译码器又叫变量译码器或最小项译码器，它的输出端提供了其输入变量的全部最小项，而。①根据函数变量数与译码器输入二进制代码位数相等的原则，选择集成二进制译码器的类型和规格。④根据采用的数据选择器和求出的表达式画出连线图。②写出函数的标准与或式和选择器输出信号表达式。④根据采用的译码器和求出的表达式画出连线图。（1）原理：选择器的输出为标准与或式，含。，故可用数据选择器实现。

（2）在组合电路中，当竞争冒险是由单个变量改变状态引起时，分析有无竞争冒险存在的一个简便方法，就是写出函数的与或表达式，画出函数的卡诺图，检查有无几何相邻的乘积项（两个不同的乘积项如果包含了几何相邻的最小项，则这两个乘积项就称为是几何相邻的），若没有则无竞争冒险，反之则有。（1）为了消除竞争冒险所产生的干扰脉冲，可以引入一个负脉冲，在输入信号发生竞争的时间内把可能产生干扰脉冲的门封住。（1）因为竞争冒险所产生的干扰脉冲一般很窄，所以可以采用在输出端并接一个不大的滤波电容的方法消除干扰脉冲。

在这种电路中，输入信号是经过控制门输入的，而管理控制门的则是叫做时钟脉冲的CP信号，只有在CP信号到来时，输入信号才能进入触发器，否则就会被拒之门外，对电路不起作用。在这种触发器中，只有在时钟脉冲的上升沿或下降沿时刻，输入信号才能被接收。它是触发器的基本电路结构形式，是构成其它类型触发器的基础。在数字电路中，基本的工作信号是二进制数字信号和两状态逻辑信号，而触发器就是存放这些信号的单元电路。现态指的是触发器接收输入信号之前的状态，用。次态指的是触发器接收输入信号之后的状态，用。

端同时由低电平跳变到高电平时，触发器会出现所谓竞态现象——0状态和1状态竞争的现象，也就是说，这时触发器会转为0状态还是1状态是完全无法预知的。端同时由高电平跳变到低电平时，触发器会出现所谓竞态现象——0状态和1状态竞争的现象，也就是说，这时触发器会转为0状态还是1状态是完全无法预知的。，对触发器来说，这是一种未定义的状态，没有意义，所以一般不允许这种情况发生。，对触发器来说，这是一种未定义的状态，没有意义，所以一般不允许这种情况发生。既表示触发器的状态，又是两个互补的信号输出端。

时控制门被打开后，输入信号才会被接收，此时其工作情况与基本RS触发器没什么区别。（2）R、S之间有约束，同步RS触发器在使用过程中，如果违反了。（2）两个或非门交叉连接起来构成了基本RS触发器，两个与门是。随之变为0，这种现象通常被称为同步触发器的“空翻”现象。的输出连接起来，可得到右图的简化电路，省略一个反相器。被封锁，基本触发器保持原来的状态不变，只有当。（2）CP称为时钟脉冲，是输入控制信号。被封锁，基本RS触发器保持原来状态不变；打开，信号可以顺畅地进入触发器中。（3）如上图所示，如果把左图门。

因为是边沿触发，只要在触发沿附近一个极短暂的时间内，加在D端的输入信号保持稳定，触发器就能够可靠地接收，在其它时间里输入信号对触发器不会起作用。判断上升沿触发还是下降沿触发，可以看逻辑符号中的CP连接的端是否有小圆圈，有小圆圈的基本就是下降沿触发，没有的则是上升沿触发；（3）在CP边沿控制下，根据J、K取值的不同，边沿JK触发器具有保持、置0、置1、翻转四种功能，对于触发器来说，它是一种全功能型的电路。（1）下图所示是带有异步输入端的边沿D触发器的逻辑电路图和逻辑符号（右上是曾用符号，右下是国标符号）。

（1）状态图：把触发器的状态转换关系及转换条件用几何图形表示，图中填有0和1的圈圈代表触发器的两个状态，箭头表示状态转换方向，箭头上标注的是输入信号的值——转换条件。（1）定义：在时钟脉冲操作下，根据输入信号J、K取值的不同，凡是具有保持、置0、置1、翻转功能的电路，都称为JK时钟型触发器，简称JK型触发器或JK触发器。（1）定义：在时钟脉冲操作作用下，根据输入信号D取值的不同，凡是具有置0、置1功能的电路，都叫做D 型触发器或D触发器。（1）特性表：（对一个具体的触发器来说，其特性表是唯一的）

③在状态转换图中，每一个圆圈表示电路的状态，圆圈中填入以二进制或十进制编码形式来表示的存储单元的状态值，圆圈之间用箭头表示在时钟信号的控制下状态转换的方向，在箭头的上方或下方标注实现状态转换所对应的输入变量取值和转换前的输出值。（2）异步时序电路：电路状态改变时，电路中要更新状态的触发器有的先翻转，有的后翻转，是异步进行的，因为在这种电路中，有的触发器其CP信号就是输入时钟脉冲，有的则不是，而是其它触发器的输出。任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。

如果采用异步方案，为了直观方便起见，需根据状态图先画出时序图，然后从翻转要求出发才能比较容易地为各个触发器选择出合适的时钟信号（所谓翻转要求，就是在电路转换状态时，凡是要翻转的触发器都能获得相应的时钟触发沿，而且在满足要求的前提下，在电路的一个状态循环周期中，对一个触发器来说触发沿越少越好）。[1]采用同步方案时，既可以由状态转换图直接写出次态的标准与或式，在用公式法求最简表达式，也可以画出卡诺图，用图形法求次态的最简与或式，不管用哪种方法，都要尽量利用约束项进行化简。

③在许多情况下，则是先把集成计数器级联起来扩大容量之后，再用归零法获得大容量的N进制计数器，下图所示是用两片74163（同步清零）级联起来构成的256进制计数器，借助同步归零法（主要体现在右侧的与门上，当计数器的值到达179后，与门将会输出低电平给计数器的清零端，从而使后面的计数清零）改造逻辑图后便得到180进制同步加法计数器。②异步计数器：当输入计数脉冲到来时，要更新状态的触发器，有的先翻转，有的后翻转，是异步进行的，这种计数器叫做异步计数器，计数器中各个触发器的时钟不完全相同。

（4）特点：不需要译码器便从4个触发器的Q端得到了4个顺序脉冲，电路连接简单，但是触发器的利用率不高，4个触发器有16种状态，这里只用了4种。移动位型顺序脉冲发生器从本质上看，它仍然是由计数器和译码器构成的，不过它采用的是按非自然态序进行计数的移位寄存器型计数器。（4）特点：计数器部分电路连接简单，译码器部分用2输入与门即可，无竞争冒险问题，但是电路状态利用率依然不高。（3）顺序脉冲发生器还可以用边沿D触发器和译码器构成，需要注意的是，译码门引入了。（4）如果用n位二进制计数器，由于有。