嵌入式ARM端测试手册——全志T3＋Logos FPGA评估板（下）

最新推荐文章于 2024-07-24 14:19:25 发布
置顶 最新推荐文章于 2024-07-24 14:19:25 发布
阅读量338 收藏
点赞数
CC 4.0 BY-SA版权
分类专栏： 嵌入式ARM 软硬件原理图规格资料平台 工业级核心板 案例 文章标签： linux arm开发 fpga开发 驱动开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/tronlong/article/details/129272280
本文档详述了基于全志T3和Logos FPGA的TLT3F-EVM开发板的硬件资源测试方法，包括CAN接口、LVDS、LCD、MIPI显示屏、CVBS OUT、TVIN接口、音频、DI/DO接口、看门狗和网络接口的测试步骤，旨在帮助开发者进行全方位的硬件功能验证。

前 言

本指导文档适用开发环境：

Windows开发环境：Windows 7 64bit、Windows 10 64bit

Linux开发环境：Ubuntu18.04.4 64bit

虚拟机：VMware15.5.5

进行本文档操作前，请先按照调试工具安装、Linux开发环境搭建相关文档，安装SecureCRT串口调试终端、VMware虚拟机等相关软件。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
嵌入式ARM端测试手册——全志T3＋Logos FPGA开发板（上）
创龙，嵌入式一体化解决方案商
02-28 315
评估板接口资源丰富，引出三路网口、三路USB、双路CAN、双路RS485等通信接口，板载Bluetooth、WIFI、4G（选配）模块，同时引出LVDS LCD、TFT LCD、MIPI LCD、CVBS OUT、LINE IN、H/P OUT等音视频多媒体接口，支持双屏异显、Mali400 MP2 GPU、1080P@45fps H.264视频硬件编解码，并支持SATA大容量存储接口，方便用户快速进行产品方案评估与技术预研。将评估板上电启动，系统将会自动登录root用户，串口终端会打印如下类似启动信息。
FPGA案例开发手册——基于全志T3＋Logos FPGA核心板
创龙，嵌入式一体化解决方案商
02-28 640
核心板内部T3与Logos通过SPI、CSI、I2C通信总线连接，并通过工业级B2B连接器引出LVDS DISPLAY、RGB DISPLAY、MIPI DSI、TVOUT、TVIN、CSI、GMAC、EMAC、USB、SATA、SDIO、UART、SPI、TWI等接口及FPGA IO引脚，支持双屏异显、Mali400 MP2 GPU、1080P@45fps H.264视频硬件编解码。核心板CPU、FPGA、ROM、RAM、电源、晶振、连接器等所有器件均采用国产工业级方案，国产化率100%。
国产全志T3＋Logos FPGA开发板（4核ARM Cortex-A7）规格书
创龙，嵌入式一体化解决方案商
12-01 1098
创龙科技TLT3F-EVM是一款基于全志科技T3四核ARM Cortex-A7 + 紫光同创Logos PGL25G/PGL50G FPGA设计的异构多核国产工业评估板，ARM Cortex-A7处理器单元主频高达1.2GHz。评估板由核心板和评估底板组成，核心板CPU、FPGA、ROM、RAM、电源、晶振、连接器等所有器件均采用国产工业级方案，国产化率100%。同时，评估底板大部分元器件亦采用国产工业级方案。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
全志T3＋Logos FPGA开发板——MQTT通信协议案例
创龙，嵌入式一体化解决方案商
03-31 647
基于MQTT通信协议，实现发布和订阅消息功能。MQTT作为一种低开销，低带宽占用的即时通讯协议，可以极少的代码和带宽为联网设备提供实时可靠的消息服务，适用于硬件资源有限的设备及带宽有限的网络环境。给大家详细讲解嵌入式行业中，常使用到的MQTT通信协议案例，分别涵盖了MQTT通信协议简介、mqtt_client案例、mqtt_sinewave_pub案例等等。MQTT是轻量、简单、开放和易于实现的，同时作为一种低开销、低带宽占用的即时通讯协议，使其在物联网、小型设备、移动应用等方面有较广泛的应用。
实测52.4MB/s！全志T3+FPGA的CSI通信案例分享！
DOT小文哥的博客
04-18 872
近年来，随着中国新基建、中国制造2025规划的持续推进，单ARM处理器越来越难胜任工业现场的功能要求，特别是如今能源电力、工业控制、智慧医疗等行业，往往更需要ARM + FPGA架构的处理器平台来实现例如多路/高速AD采集、多路网口、多路串口、多路/高速并行DI/DO、高速数据并行处理等特定功能，因此ARM + FPGA架构处理器平台愈发受市场欢迎。
全国产T3+FPGA的SPI与I2C通信方案分享
创龙，嵌入式一体化解决方案商
07-11 828
ARM通过SPI总线写入1MByte随机数据至FPGA DRAM并读出数据，不做数据检验，最后打印SPI总线读写速率和误码率，最终在100MHz下实测SPI双线模式写速率为：11.684MB/s，SPI双线模式读速率为：23.432MB/s。执行如下命令运行程序，ARM通过SPI总线写入1KByte随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SPI总线读写速率和误码率，最终实测写速率为2.405MB/s，读速率为2.405MB/s，误码率为0。
实测52.4MB/s！全国产ARM+FPGA的CSI通信案例分享！
创龙，嵌入式一体化解决方案商
07-11 355
近年来，随着中国新基建、中国制造2025规划的持续推进，单ARM处理器越来越难胜任工业现场的功能要求，特别是如今能源电力、工业控制、智慧医疗等行业，往往更需要ARM + FPGA架构的处理器平台来实现例如多路/高速AD采集、多路网口、多路串口、多路/高速并行DI/DO、高速数据并行处理等特定功能，因此ARM + FPGA架构处理器平台愈发受市场欢迎。（2）从FIFO读出数据，按行与帧的方式、1024x512的分辨率，通过CSI总线发送至ARM端。（4）打印平均采集速率，并校验最后一帧图像的数据。
技术分享！国产ARM + FPGA的SDIO通信开发介绍！
最新发布
创龙，嵌入式一体化解决方案商
07-24 522
SDIO总线主要是为SDIO卡提供一个高速的I/O能力，并伴随着较低的功耗。支持SDIO的设备比如手机和相机不仅能支持SD卡，TF卡，随着SDIO硬件设备的扩充SDIO总线的外围能够支持更多的SDIO设备比如Bluetooth，WIFI，GPS，Camera sensor等，它们的识别过程跟SD卡类似，主要差别是在SD协议的基础上做了些扩展。执行如下命令，ARM通过SDIO总线写入随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SDIO总线读写速率和误码率，如下图所示。
全国产！全志T3＋Logos FPGA核心板（4核ARM Cortex-A7）规格书
创龙，嵌入式一体化解决方案商
12-01 1097
创龙科技SOM-TLT3F是一款基于全志科技T3四核ARM Cortex-A7处理器 + 紫光同创Logos PGL25G/PGL50G FPGA设计的异构多核全国产工业核心板，ARM Cortex-A7处理单元主频高达1.2GHz。核心板CPU、FPGA、ROM、RAM、电源、晶振、连接器等所有器件均采用国产工业级方案，国产化率100%。
全国产！全志A40i＋Logos FPGA核心板（4核ARM Cortex-A7）硬件说明
创龙，嵌入式一体化解决方案商
01-30 1833
核心板采用爱特姆公司的4个工业级B2B连接器，共320pin，间距0.5mm，合高4.0mm。为使VDD_5V_MAIN、VDD_3V3_MAIN满足处理器的上电、掉电时序要求，推荐使用VDD_3V3_SOM_OUT来控制VDD_5V_MAIN和VDD_3V3_MAIN的电源使能。核心板B2B连接器分别为CON0A（母座，对应评估底板CON0A）、CON0B（公座，对应评估底板CON0B）、CON0C（母座，对应评估底板CON0C）、CON0D（公座，对应评估底板CON0D），引脚排列如下图所示。
Zynq-7010/7020/7000/7045/7035低成本高性能ARM+FPGA方案
创龙，嵌入式一体化解决方案商
06-30 6104
6月5日中国台湾半导体封测大厂京元电子(King Yuan Electronics)竹南厂发生聚集性感染事件，6月3日，京元电子就有45人确诊，4日又新增32例，5日又增加54人，当时京元电子厂共有210人确诊。同样作为全球芯片封测中心，占据了13%的封测市场份额的马来西亚，于6月1日开始进入第二次全国性“全面”封锁，封锁将持续到14日。 可以看出疫情的爆发，必然会导致众多半导体工厂产线运作能力下降，甚至是停工停产，从而造成处理器的产能下降，进一步加剧“缺芯潮”，而伴随着产品性能的提升，对处理器的性能要求
基于Zynq-7000系列之硬件开发学习教程——Xilinx Vivado HLS案例（2）
创龙，嵌入式一体化解决方案商
11-10 5136
前 言 本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS（High-Level Synthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可加速算法开发的进程，缩短产品上市时间。 本次案例用到的是创龙科技的TLZ7x
全志A40i开发板——Linux-RT内核应用开发教程（2）
创龙，嵌入式一体化解决方案商
04-19 3767
目录 1 Linux-RT内核简介 3 2 Linux系统实时性测试 3 3 rt_gpio_ctrl案例 10 4 rt_input案例 15 本文为Linux-RT内核应用开发教程的第二章节——rt_gpio_ctrl案例，欢迎各位阅读！本期用到的案例板子是创龙科技旗下的A40i工业级别开发板，是基于全志科技A40i处理器设计，4核ARM Cortex-A7的高性能低功耗国产开发板，每核主频高达1.2GHz。 基于全志科技A40i开发板，其接口资源丰富，可引出双路网口、双路CAN、双.
Zynq-7010/7020开发板（双核ARM Cortex-A9+A7）软硬件规格资料
创龙，嵌入式一体化解决方案商
10-23 3567
本文档主要介绍Zynq-7010/7020开发板的硬件接口资源以及设计注意事项等内容。Zynq-7000处理器各BANK电压最高不超过3.45V，上拉电源电压一般不超过IO所在BANK供电电源的电压，当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结电容是否偏大，否则可能会影响到信号通信。转存失败重新上传取消图 1 TLZ7x-EasyEVM-S硬件资源图解1图 2 TLZ7x-EasyEVM-S硬件资源图解2SOM-TLZ7x-S核
嵌入式硬件开发学习教程——基于Zynq-7010/7020 Xilinx Vivado HLS案例 （流程说明）
创龙，嵌入式一体化解决方案商
11-10 3531
前 言 本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS（High-Level Synthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可加速算法开发的进程，缩短产品上市时间。 本次案例用到的是创龙科技的TLZ7x
【Kintex-7、Zynq-7045/7100评估板】基于FPGA的两种SDI视频方案（GTX+外接芯片）
创龙，嵌入式一体化解决方案商
02-04 3467
前言 SDI接口，全称是“数字分量串行接口(Serial Digital Interface)”。按速率可分为标准清新度SD-SDI、高清标准HD-SDI和3G-SDI，其对应速率分别是270Mb/s、1.485Gb/s和2.97Gb/s。目前在航空航天、军事、医疗、交通等领域，SDI的应用广泛度仅次于CameraLink接口。 SDI接口优势： (1)消耗GTX更少，消耗IO更少 如果使用GTX总线，仅需1对GTX，而HDMI则需要3对GTX。CameraLink接口...
TI Sitara系列AM3352/AM3354/AM3359 ARM Cortex-A8方案分享
创龙，嵌入式一体化解决方案商
06-30 3354
相对比消费类市场，工业类市场的产品更加稳定、更新换代速度较慢、生命周期更长。但是即便如此，长时间的“供货慌”，还是会对工业类市场造成冲击，因此除了积极寻求更多的供货渠道，寻求替代物料也成了维持产品生命力的又一出路，特别是主处理器。 以工业网关、工业HMI为例，目前市场里主流的处理器是恩智浦(NXP)的i.MX 6ULL和德州仪器(ti)的AM335x，两款处理器都有高性能特点，均为单核ARM处理器，对比一下两款处理器资源。 AM335x主频、显示分辨率较高，有双千兆网
Zynq-7010/7020异构多核SoC工业核心板硬件说明书
创龙，嵌入式一体化解决方案商
10-23 3181
本期分享Zynq-7010/20工业开发板（双核ARM Cortex-A9+A7）的参数规格资料，其中包含软硬件、原理图、工业温度等均有。测试板卡是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源。
创龙科技Zynq-7010/7020异构多核SoC工业级核心板-性能及参数资料
创龙，嵌入式一体化解决方案商
11-10 3156
核心板简介 创龙科技SOM-TLZ7x-S是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源。核心板内部集成USB PHY芯片，通过邮票孔连接方式引出千兆网口、USB、CAN、UART等通信接口，可通过PS端加载PL端程序，且PS端和PL端可独立开发。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用
Logos FPGA时钟资源详解与用户指南
"Logos系列FPGA时钟资源（Clock）用户指南.pdf" 本文档是紫光同创电子有限公司发布的关于Logos系列FPGA时钟资源的用户指南，旨在帮助用户理解和利用该系列FPGA中的时钟系统。文档涵盖了从时钟输入到时钟输出的各个...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Tronlong创龙

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值