【Verilog基础】一文搞懂线性反馈移位寄存器（LFSR）

已于 2022-08-17 11:00:57 修改
阅读量2.3k 收藏 4
点赞数 3
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： 数字IC 校招
于 2022-08-11 13:31:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/126283032
本文详细介绍了线性反馈移位寄存器（LFSR）的基本概念，包括移位寄存器、反馈移位寄存器和线性反馈移位寄存器的定义。深入探讨了LFSR的反馈函数、级数、特征多项式、周期和m序列。此外，还讨论了本原多项式在LFSR中的作用，并通过企业真题展示了LFSR在实际问题中的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

一、理论

1.1、LFSR 引入

1.1.1、移位寄存器

移位寄存器（Shift Register，SR）是指有若干个寄存器排成一行，每个寄存器中都存储着一个二进制数（0或1）。移位寄存器每次把最右端（末端）的数字输出，然后整体向右移动一位。假设一个5位移位寄存器中存储着数据10110，则不断移位、输出的效果如图所示：

在这里插入图片描述

1.1.2、反馈移位寄存器

在移位寄存器向右移位一位以后，左边就会空出一位（如上图所示），这时如果采用一个反馈函数，以寄存器中已有的某些序列作为反馈函数的输入，在函数中经过一定的运算后，将反馈函数输出的结果填充到移位寄存器的最左端，那么这样的移位寄存器就会有源源不断的输出。这样的，拥有反馈函数的移位寄存器称为反馈移位寄存器（Feedback Shift Register，FSR）

在这里插入图片描述

1.1.3、线性反馈移位寄存器<

了解本专栏 订阅专栏 解锁全文
【数字IC验证基础】专栏内容导航
MoorePlus的博客
10-08 326
【数字IC验证基础】专栏内容导航
【数字IC验证】博客内容全览
最新发布
MoorePlus的博客
03-16 1969
以真题及面试为基础，总结各大IC公司笔试以及面试中的常考、常问知识点！（数字IC前端设计、验证都可使用）笔试及面试中常考知识点、手撕代码总结常见面试问题总结（七、常见总线协议篇）常见面试问题总结（六、项目篇）常见面试问题总结（五、验证策略及宏观思想篇）常见面试问题总结（四、UVM篇）常见面试问题总结（三、SystemVerilog篇）常见面试问题总结（二、数字电路与Verilog篇）常见面试问题总结（一、EDA工具及IC整体设计流程篇）
verilog编写的线性反馈移位寄存器（LFSR）（8阶，附带图）
03-19
此程序是用verilog语言编写的8阶LFSR移位寄存器，压缩包里有word版的原理图，程序很详细，包括了使能信号和置数功能……已经通过验证！
线性反馈移位寄存器(LFSR,Linear Feedback Shift Register)
Yuuaaa的博客
09-27 3318
由线性反馈移位寄存器所产生的序列中，有些如m序列具有良好的伪随机性。在序列密码中可以作为密钥序列的驱动序列。
【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现
热门推荐
孤独的单刀
02-26 4万+
【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现
详解线性反馈移位寄存器（LFSR）
bo_self_effacing的博客
04-18 2万+
转载于。
LFSR线性反馈移位寄存器及Verilog实现
qq_43433724的博客
05-21 2259
LFSR线性反馈移位寄存器，通常由移位寄存器和异或门组成，主要用于产生伪随机序列等。 线性反馈的含义是各个寄存器的输出通过一个反馈函数连接到第一级触发器的输入；LFSR中的寄存器的个数被称为LFSR的级数。
LFSR线性反馈移位寄存器
12-21
LFSR线性反馈移位寄存器,简单易懂，用于矩阵课的LFSR学习
Verilog实现线性反馈移位寄存器（LFSR）-带tap标志位
weixin_42535005的博客
05-13 1924
线性反馈移位寄存器（LFSR） 文章目录线性反馈移位寄存器（LFSR）1. 题目介绍2. 代码解析 1. 题目介绍 线性反馈移位寄存器(LFSR)是通常带有几个XOR门来产生下一状态的移位寄存器。 Galois LFSR是一个特殊的移位寄存器。 其中带有"tap"位的位置与输出位XOR 产生下一个值没有"tap"位标志的正常移位。 如果"tap"位置经过仔细选择后，LFSR将设置为最大长度。再重复之前LFSR的最大长度为2^n-1 下图所示LFSR为在位置5和位置3包含"tap"位的5-bit最大长度LFS
【IC设计】CRC（循环冗余校验）
m0_51186267的博客
04-28 4172
在第一段代码中，LFSR（线性反馈移位寄存器）的计算是在 always @(*) 块内部进行的。这里使用了组合逻辑的方式，并不受时钟信号的影响，因此是在数据信号变化时立即触发的，是并行计算的。每次数据信号 data_in 变化时，都会立即计算出 lfsr_c 寄存器的值，不需要等待时钟信号的上升沿。因此，LFSR 寄存器的更新是在数据信号变化时立即完成的，是并行计算的。在第二段代码中，next_crc 函数是在 always @(posedge clk) 块内部被调用的，因此它的。
简单的线性反馈移位寄存器（LFSR）C语言实现
04-15
1）利用C\C++语言实现给定的LFSR； 2）通过不同初始状态生成相应的序列，并观察它们的周期有什么特点； 3）利用生成的序列对文本进行加/解密（按对应位作模2加运算）。 步骤： （1）生成序列：使用#include库构造序列，使用bint.to_string()将输入的01串转成字符串，用str暂存。将bint[3]和bint[0]异或，赋值给bint[4]也就是a5，循环左移，将bint转成字符串后s1[4]就是生成的a1,将 a1添加到s2后面。当str与现在的bint相同，即周期结束，跳出循环，s2就是生成的完整序列。 （2）加密过程：生成31位序列后，读取待加密文本的每一个字符，和0XFF相与得到8位01串，依次与31位序列按位异或，结果得到8位01串，得到密文，写入ciphertext.txt。 （3）解密过程：每次读入ciphertext.txt中的8个01字符，将其再依次与31位序列按位异或，得到加密前的01串，根据这个01字符串，先转成bitset类型，再转成char型，将每个字母写入解密文件deciphertext.txt，解密结束。
LFSR_LFSRverilog_lfsr_
10-02
基于verilog的线性反馈移位寄存器LFSR的实现
基于verilog的8位移位寄存器
04-10
此书详细的讲解了此项技术的原理及其要点，对于一个初学者来说是一个很不错的选择
线性移位寄存器序列 pdf版
10-10
丁石孙老师著的线性移位寄存器序列，讲解得清晰简洁，非常值得一学。
LFSR线性反馈移位寄存器Verilog实现
lcxxcl_1234的博客
02-24 1175
线性反馈移位寄存器的简便写法
LFSR(线性反馈移位寄存器)
geter_CS的博客
07-20 1万+
线性反馈移位寄存器LFSR，是移位寄存器的一种，通常用于在数字电路中产生伪随机数。寄存器中的初始值叫做种子，种子应该是非零的。LFSR的下一时刻输入为是由整个移位寄存器值的某些位做异或运算的结果。选取哪些位置 用于移位，是需要进行预先设计好的，目的是要产生一个伪随机并且尽可能长周期的数字序列。 n位LFSR，最多产生2^(n-1)种序列（全零或全一被排除，因为全零异或nor结果为0，不会产生新序列，全1同或xnor也是）。 影响下一个状态的比特位叫做抽头。移位寄存器链的多个抽头用作XOR或XNOR门的
数字IC前端学习笔记：LFSR（线性反馈移位寄存器）
前进，才知道自己的渺小
01-17 4831
LFSR（线性反馈移位寄存器）用于产生可重复的伪随机序列PRBS（Pseudo-Random Binary Sequence），结构包括n级D触发器和一些异或门（或同或门）组成，在每个时钟沿，后级D触发器输出会以某种方式反馈至前级电路，而反馈结果为某些寄存器的输出进行异或运算得到。
FPGA实现的线性反馈移位寄存器LFSR
孤独的单刀
01-05 6117
前言 将笔者之前在学习FPGA上遇到的一些有意义的内容整理成文，分享给大家，共同探讨，共同进步。 1、什么是LFSR？ 1.1、定义 线性反馈移位寄存器（linear feedback shift register, LFSR）是指，给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位（百度百科定义）。 LFSR用于产生可重复的伪随机序列，该电路有n级触发器和一些异或门组成，如下图所
线性反馈移位寄存器LFSR的Verilog实现
资源摘要信息:"线性反馈移位寄存器（LFSR）是数字电路中的一种常见组件，它广泛用于生成伪随机二进制数序列。在FPGA和ASIC设计中，LFSR可以通过硬件描述语言（HDL）实现，比如Verilog或VHDL。LFSR的核心思想是将移位...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值