【Verilog基础】DFT（Design for Test）可测性设计的一些基础概念

面试被问到了关于DFT的一些知识，这里特来补充一下。

基础知识

测试分为功能测试和制造测试：

• 功能测试：寻找设计上可能存在的错误，用来验证电路中的逻辑行为
• 制造测试：寻找在制造过程中可能存在的制造缺陷（开路、短路等），DFT就属于这一类。

DFT（可测试性设计）作用：为了检查 制造缺陷，降低测试成本，提高产品质量。

DFT 为了使制造测试尽可能简单，覆盖率尽可能高，而在电路中加入了一些特殊逻辑的设计方法，常用技术有：

（1）扫描链（Scan Chain），主要针对寄存器等逻辑；

（2）BIST，内建自测试逻辑（Bulit-in Self Test），主要针对 ROM 和 RAM 等存储器；

（3）边界扫描（Bounary Scan），主要针对输入输出引脚，比如使用 JTAG 技术；