这篇博客整理了2023年数字集成电路招聘笔试的多道简答题，涵盖逻辑电路分析、时序分析、后端流程、项目经验、Verilog设计、C语言编程等多个方面，旨在帮助考生熟悉考试形式和提升解题能力。
文章目录
1（8分）【简答题】
逻辑电路如图所示，已知各触发器初态为0，试根据图中已知输入波形画出输出信号的波形图，并简要分析其功能。
2（12分）【简答题】
从DFF1到DFF2的datapath如下图，path上的delay值已由数字标出（单位：ns）
（1）指出在静态时序分析（STA）中，建立时间critical path（关键路径）是哪条？
（2）如果结点e、h为MUX，其enable信号均来自信号en且路径上存在一个反相器，如下图所示，请指出该电路中实际存在的critical path是哪条？
（3）如果时钟周期为18ns，DFF的ck -> Q delay值为1.5ns，setup time为1ns，hold time为0.5ns，clk skew为1ns，请判断（2）中的电路是否会出现setup time violation或h
订阅专栏 解锁全文
扫一扫
2702
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
