【校招Verilog快速入门】基础语法篇：VL1、四选一多路器

已于 2022-08-03 14:28:03 修改
阅读量993 收藏 1
点赞数
CC 4.0 BY-SA版权
分类专栏： # 校招Verilog篇刷题（含面试手撕代码） 文章标签： 校招 数字IC Verilog 职场和发展
于 2022-04-15 17:16:10 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/124199100
本文介绍了如何使用Verilog实现一个四选一的多路选择器，详细解析了题目的要求和解决方案，包括信号描述、状态转换，并提供了波形示意图和解码方法。

文章目录

一、题目

描述

制作一个四选一的多路选择器，要求输出定义上为线网类型

状态转换：

d0 11
d1 10
d2 01
d3 00

信号示意图：

在这里插入图片描述

波形示意图：

在这里插入图片描述

输入描述：

  • 输入信号 d1,d2,d3,d4 sel
  • 类型 wire

输出描述：

  • 输出信号 mux_out
  • 类型 wire

二、题解

分析： 输出不能用reg型，但是可以使用中间变量呀。四选一可以优先使用解码器常用的case方式。

`timescale 1ns
了解本专栏 订阅专栏 解锁全文
【校招Verilog快速入门】基础语法篇：VL3、奇偶校验
悟已往之不谏 知来者之可追
04-16 736
基础语法篇：VL3、奇偶校验
【校招Verilog快速入门】基础语法篇：VL6、多功能数据处理器
悟已往之不谏 知来者之可追
04-16 510
基础语法篇：VL6、多功能数据处理器
VL1-VL1 四选一多路器
qq_42747105的博客
01-09 740
四选一多路器
VL1_四选一多路器(完整RTL、Testbench和覆盖率)
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
09-05 8130
有两种实现方法，一是使用if-else，二是使用case语句。实现的方式有三种，一是使用四输入查找表case方式；二是使用if-else if-else；三是使用两个二输入的查找表方式
VL1-四选一多路选择器
AiteBei的博客
01-01 1710
四选一的多路选择器
牛客网-Verilog篇
qq_42282258的博客
06-14 721
找实习所需要用到的训练题目
牛客刷题1——verilog
weixin_45260499的博客
04-08 703
输入在6的时候很特殊，只持续了一个时钟周期，但是out 给6乘1、3、7、8需要四个时钟周期，说明不能利用d的实时变化去算out的实时变化，所以在第一个input_grant的时候把d寄存起来。end包含，即使只有一句。5. 在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。4. 已知d为一个8位数，请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效（d给出的信号的上升沿表示写入有效）
【校招Verilog快速入门】基础语法篇：VL4、移位运算与乘法
悟已往之不谏 知来者之可追
04-16 846
基础语法篇：VL4、移位运算与乘法
【校招Verilog快速入门】基础语法篇：VL5、位拆分与运算
悟已往之不谏 知来者之可追
04-16 725
基础语法篇：VL5、位拆分与运算
【牛客网】Verilog快速入门-基础语法（1）
weixin_41788560的博客
08-29 1934
【牛客网】Verilog快速入门-基础语法（1）
verilog+牛客网刷题自己编写代码汇总+时序分析+状态机等+刷题学习
08-10
1. Verilog快速入门 1. 基础语法 VL1 四选一多路器 VL2 异步复位的串联T触发器 LV3 奇偶校验 VL4 移位运算与乘法 LV5 位拆分与运算 VL6 多功能数据处理器 VL7 求两个数的差值 VL8 使用generate…for语句简化代码 VL9 使用子模块实现三输入数的大小比较 VL10 使用函数实现数据大小端转换 02 组合逻辑 VL11 4位数值比较器电路 VL12 4bit超前进位加法器电路 VL13 优先编码器电路① VL14 用优先编码器①实现键盘编码电路 VL15 优先编码器Ⅰ VL16 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器 03 时序逻辑 VL21 根据状态转移表实现时序电路 VL22 根据状态转移图实现时序电路 VL23 ROM的简单实现 VL24 边沿检测 2 Verilog进阶挑战 01 序列检测 VL25 输入序列连续的序列检测 VL26 含有无关项的序列检测 VL27 不重叠序列检测 VL28 输入序列不连续的序列检测 02 时序逻辑 VL29 信号发生器 VL30 数据串转并电路 .....
牛客网-刷题-Verilog入门
zhuliang0912的博客
02-16 1020
【代码】牛客网-刷题-Verilog入门。
牛客网verilog题解（快速入门—时序逻辑）
m0_52432293的博客
07-03 259
牛客网verilog题解（快速入门—时序逻辑）
牛客网verilog题解（快速入门—组合逻辑）
m0_52432293的博客
07-01 347
牛客网verilog题解（快速入门—组合逻辑）
牛客网Verilog刷题——VL49
qq_42224089的博客
07-31 1098
由于快时钟域clk_fast的时钟频率大于慢时钟域clk_slow的时钟频率，快时钟域的脉冲信号可能无法被慢时钟域采样到，因此需要把快时钟域clk_fast的脉冲信号进行展宽，然后再将展宽后的快时钟域下的脉冲信号用“打两拍”的方法同步到慢时钟域，这里存在一个问题：快时钟域的脉冲信号展宽要展宽为几个时钟宽度？（2）将展宽后的快时钟域脉冲信号signal_pulse_fast_extend同步到慢时钟域clk_slow（打两拍），得到signal_pulse_fast_extend_f2s_2；
Verilog 学习之路（三）——牛客刷题篇
qq_46264636的博客
07-24 1306
移位可以通过位截取操作和位拼接操作实现：a_tem[7:0]表示截取a_tem的低7位，{a_tem[7:0],a}表示把a_tem[7:0]和新输入的数值a拼接，a位于低位。序列缓存对比法，则是将九个时刻的数据缓存，作为一个数组，每个时刻的输入位于数组的末尾，数组其它元素左移，把最早输入的数据移出。序列缓存对比法，则是将八个时刻的数据缓存，作为一个数组，每个时刻的输入位于数组的末尾，数组其它元素左移，把最早输入的数据移出。然后将数组和目标序列对比，如果数组和目标序列相等，则说明出现目标序列。
【校招Verilog快速入门】基础语法篇：VL8、使用generate…for语句简化代码
悟已往之不谏 知来者之可追
04-16 665
基础语法篇：VL8、使用generate…for语句简化代码
牛客网verilog快速入门_ 基础语法
weixin_46391479的博客
11-06 946
牛客网verilog快速入门_ 基础语法
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL66
最新发布
qq_44629558的博客
09-28 843
题目描述： 求两个四位的数据编写一个四位的超前进位加法器，建议使用子模块提示：超前进位加法器的位公式如下这里‘+’ ‘·’符号不是‘加’和‘乘’，是‘或’和 ‘与’波形示意图：根据本题中的描述，可画出超前进位加法器电路设计图：在子模块Add1中：输入信号为1bit的a，b，C_in；其中，a、b为单比特输入信号，C_in为进位信号；输出信号分别为1bit的f，g，p；其中，f为输出信号，可表示为。g、p表示中间变量；其中；（由进位公式得出）因此，子模块的代码为： 当仅考虑子模块Add1的添加时（即
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值