这是一篇针对数字集成电路设计的笔试题解析文章，内容涵盖单选题和多选题，涉及Verilog语法、时序电路、逻辑设计、功耗优化、异步处理等多个方面。解析深入浅出，旨在帮助考生理解和掌握数字IC设计的关键知识点，如同步时序电路的特性、异步FIFO的设计考虑、时钟域转换的正确做法等。
文章目录
- 单选题
-
- 1.已知“a=1'b1;b=3'b001;”,那么{a,b}=（）
- 2.描述组合逻辑时，当if语句不需要有else分支时，不写else分支，可以节省面积（）
- 3.reg [255:0] mem [31:0];该声明定义了一个位宽为32bits，深度为256的memory（）
- 4.现有表达式expr=cond_expr?expr1:expr2，如果cond_expr为x或者z，expr1=1001;expr2=1010，则expr应为（）【易错】
- 5.同步时序电路的状态只在统一的时钟脉冲控制下才同时变化一次，如果时钟脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变（）
- 6.如下一个分频电路，触发器DIV_FF的建立时间为2ns，保持时间为2ns，逻辑延时为6ns，反相器INV_1、INV_2的逻辑延时为2ns，连线延时为0。那么该电路正常工作的最高频率为多少？（）
- 7.循环表达式的循环次数必须为常数（）【易错】
- 8.下面哪种异步处理的方法完全正确 （）【易错】
- 9.下列降功耗措施哪个可以降低峰值功耗（）
- 10.如下Modelsim命令在Testbench中的执行顺序正确的是（）【基础，易错】
- 11.在同步电路设计中，电路的时序模型如下：T1为触发器的时钟端到数据输出端的延时，T2和T4为连线延时，T3为组合逻辑延时，T5为时钟网络延迟。假设时钟clk的周期为Tcycle、Tsetup分别为触发器的setuptime和hold time。那么，为了保证数据正确采样（该路径为非multi-cycle路径），下面等式是否正确？（）
- 12.相较于模拟通信系统，以下不属于数字通信系统优势的是（）
- 13.假设输入信号X位宽为10bit，InputA位宽为5bit，InputB位宽为14bit，实现Y=X*InputA+InputB功能，并要求不损失精度，那么输出信号Y位宽应不小于（）
- 14.下图是长除法CRC4电路，请选择对应的多项式（）【易错】
- 15.亚稳态状态是必须避免的，亚稳态现象可以导致如下后果（）
- 16.如下图，对时钟到输出时间分析正确的是（）【易错】
- 17.以下说法错误的是（）
- 18.编写Verilog HDL程序时，变量的定义不可以与关键词冲突（）
- 19.为了保证验证过程的效率，需要想到什么马上就验证什么（）
- 20.以下描述错误的是（）【易错选】
- 21.异步FIFO读写地址编码常采用独热码，以便于读写地址跨异步时钟域处理（）【易错】
- 22.两个同源时钟之间可能是同步时钟，也可能是异步时钟（）
- 23.形式验证技术需要外界提供测试向量和时钟激励（）
- 24.下列跨时钟域设计存在问题的是（）
- 25.异步时钟数据采样的方法错误的是（）
- 26.（1）（2）所描述的电路功能是否相同？哪种描述综合结果面积较小？（）【易错】
- 27.表示任意两位无符号十进制数需要（）位二进制数
- 28.随机测试不具有目标性，我们在验证中不应该使用随机测试，应该全部采用直接测试激励（）
- 29.下面两段代码中in、q1、q2和q3的初值分别为0、1、2、3，那么经历1个时钟周期后，左侧q3的值和右侧q3的值分别变成了（）
- 30.十六路数据选择器的地址输入端至少需要几根线（）
- 31.乒乓buffer可以提高系统的数据吞吐量，提高系统的处理并行度（）
- 32.组合逻辑电路的逻辑冒险现象是由于（）引起的
- 33.下面不属于时钟基本要素的是（）
- 34.从后端设计考虑，在必须使用门控时钟的时候，需要遵循一个原则：门控时钟的输出只能跟着时钟信号进行跳变，而不能跟着控制信号进行跳变，也就是说对于用NAND Gate或者AND Gate实现的门控时钟，控制信号只能在时钟的低电平处进行跳变；对于用OR Gate或者NOR Gate实现的门控时钟，控制信号只能在时钟的高电平处跳变（）【易错】
- 35.假设一个3bit计数器（计数范围0~6）工作在36MHz时钟域下，要把此计数器的值传递到另一异步100MHz时钟域，以下方式不正确的是（）
- 36.下面有关SRAM和DRAM的叙述，正确的有（）【易错选】
- 37.以下触发器不是按功能分类的是（）
- 38.时钟的占空比指的是（）
- 39.在异步FIFO设计中，满信号由读时钟产生，空信号由写时钟产生（）
- 多选题
单选题
1.已知“a=1’b1;b=3’b001;”,那么{a,b}=（）
【A】3’b001
【B】3’b101
【C】4’b0011
【D】4’b1001
解析：位拼接运算符{}，用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。已知“a=1’b1;b=3’b001;”,那么{a,b}=4’b1001, {b,a}=4’b0011, {4{a}}=4’b1111, {b,4{a}}=7’b001_1111。
参考答案：D
2.描述组合逻辑时，当if语句不需要有else分支时，不写else分支，可以节省面积（）
【A】正确
【B】错误
解析：在描述组合逻辑时，只有if没有else，会生成锁存器，并不会节省面积。
参考答案：B
3.reg [255:0] mem [31:0];该声明定义了一个位宽为32bits，深度为256的memory（）
【A】正确
【B】错误
解析：该声明定义了一个位宽为256bits，深度为32的memory。
参考答案：B
订阅专栏 解锁全文
扫一扫
1754
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
