【Verilog基础】CMOS电路基础知识以及几种常见的低功耗方法

已于 2022-08-30 00:14:06 修改
阅读量3.3k 收藏 10
点赞数 1
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： Verilog 职场和发展 数字IC
于 2022-04-04 02:31:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/123947906
本文介绍了CMOS反相器、与非门、或非门、与门和或门的基本原理及电路图，强调了PMOS和NMOS的组合方式。此外，还详细探讨了CMOS电路的功耗分类，包括静态功耗和动态功耗，并提出了降低功耗的方法，如时钟门控、动态电压频率调整（DVFS）和多阈值电压技术等。

速记：

  • PMOS上有圆圈或者箭头朝外
  • 反相器是上P下N
  • 与非门输出下边是串联的；与门是与非门的PMOS和NMOS正负极调转
  • 或非门输出下边是并联的；或门时或非门的PMOS和NMOS正负极调转

文章目录

一、CMOS器件

在这里插入图片描述

在这里插入图片描述
另一种常见画法：

在这里插入图片描述

1.1.CMOS反相器

CMOS反相器实现非门功能，由一个PMOS管和一个NMOS管组成,其逻辑电路图如下：

补充：当将一个PMOS管和一个NMOS管并联，则会组成一个传输门（TG）电路。

在这里插入图片描述

其真值表如下：

In PMOS NMOS Out
了解本专栏 订阅专栏 解锁全文
27、低功耗电路设计：整数线性规划助力漏电流与动态毛刺功耗最小化
pepsi的博客
05-18 84
本文探讨了利用整数线性规划（ILP）方法同时最小化集成电路中的漏电流功耗和动态毛刺功耗。通过合理的双阈值电压分配和延迟元件插入，可以在不显著牺牲性能的前提下大幅降低总功耗。实验结果表明，基于ISCAS’85基准电路的漏电流功耗可降低高达98%，并有效减少了动态毛刺功耗。此外，文章还介绍了在高速异步专用集成电路（ASIC）设计中使用单轨全缓冲（STFB）标准单元和行业标准CAD工具进行反向标注的流程，该流程具有高效性和准确性，误差小于5%。研究为未来高性能、低功耗集成电路设计提供了可行的解决方案。
数字电路基础（CMOS电路、低功耗方法）
热门推荐
Mr.翟的博客
04-03 1万+
文章目录一、CMOS器件1.1.CMOS反相器1.2. CMOS与非门1.3.CMOS或非门1.4 CMOS与门和CMOS或门二、CMOS电路参数——功耗 一、CMOS器件 1.1.CMOS反相器 CMOS反相器实现非门功能，由一个PMOS管和一个NMOS管组成,其逻辑电路图如下： 其真值表如下： In PMOS NMOS Out 0 √ 导通 ×关闭 1 1 ×关闭 √...
数字电路设计之低功耗设计方法一：bus总线翻转
I AM BACK
06-30 3396
Businveter：就是IO的输入输出的变化会导致大量的动态功耗，若采用一个inveter位表示一个输入输出是否需要翻转，可以使得IO翻转大大减少，从而动态功耗也就降低了。具体的操作就是当hanming距离大于bus的bit数加上inveter的位数的变化位数的一半的时候那就翻转，invetert置为1。Haming距离就是前一个输出与当前输出的需要翻转的个数。
数字电路设计之低功耗设计方法五：门控
I AM BACK
06-30 2909
Clock-gating：在时钟频率加快的同时，有时候会产生不必要的跳转。有的时候输入并没有改变，但是由于时钟的跳转，寄存器的值会被一遍一遍的刷新。可能输入才更改一次，结果时钟已经跳了几万次，这样的差距是可怕的。每次时钟上升沿，输出就要重新计算一遍，这样带来的功耗是巨大的。如果使用门控的话，我们就可以增加一个逻辑，就是只有在满足某种条件之下，时钟的上升沿才会对使得整个电路重新计算。（比如这个条件就
数字电路设计之低功耗设计方法四：预计算
I AM BACK
06-30 2587
pre-computation：这是一个预先计算，在一定条件下，可以做出判断之后，对于一些没必要的计算那就不计算。如果应用已有的计算无法得出正确的结果，那么就继续往下计算直到计算出所需的结果。这个做法相比原始的全部计算的方法大大降低了动态功耗。比如一个比较器，如果计算第一位更大，那么已经得出了结果，那么剩余位的计算显得不那么重要。 没有预计算的代码： 有预计算的代码： 仿真代码
数字IC（SoC）低功耗设计方法总结
qq_41680066的博客
11-23 4318
常见的低功耗设计方法总结，包括系统级低功耗、体系级低功耗、寄存器级低功耗、晶体管级低功耗
CMOS电路基础知识和常见的低功耗方法
CvhShell的博客
09-18 424
CMOS电路是一种常用的数字集成电路技术，它由P型和N型金属氧化物半导体场效应晶体管（PMOS和NMOS）组成。同时，为了更好地理解和实践这些概念，我们将使用Verilog语言提供相应的源代码示例。综上所述，CMOS电路是一种常用的数字集成电路技术，具有低功耗、高集成度和抗击穿能力强的优点。本文介绍了CMOS电路的基础知识，并探讨了几种常见的低功耗方法。在CMOS电路中，电源和地连接是一个重要的考虑因素。通过合理地连接电源和地，可以减少功耗并提高电路的性能。降低时钟频率可以减少电路的开关功耗和动态功耗。
模拟电路与数字电路基础知识及实训QY-DG760A
上海求育的博客
07-08 1万+
模拟电路 1.有源滤波器和无源滤波器的区别 无源滤波器：这种电路主要有无源元件R、L和C组成 有源滤波器：集成运放和R、C组成。具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。 2.带负载能力 把电能转换成其他形式的能的装置叫做负载。对于不同的负载，电路输出特性（输出电压，输出电流）几乎不受影响，不会因为负载的剧烈变化而变，这就是所谓的带载能力 3.输
CMOS VLSI Design低功耗技术探索：节省电力的电路设计策略
![CMOS VLSI Design A ...本文首先概述了CMOS VLSI设计与低功耗技术的相关理论，详细分析了动态与静态功耗管理技术的基础理论及其在电路设计中的应用。随后，深入探讨了低功耗技术在时钟网络、数据路径以及内存模
CMOS IO设计：高性能与低功耗结合的实践方法
![CMOS IO设计：高性能与低功耗结合的实践方法]...接着，详细阐述了高性能IO设计的实现策略，包括高速IO设计技术、低功耗设计方法，以及平衡高性能与低功耗的策略。然后，文章探讨了CMOS IO设计在实践中的
数字电路低功耗
weixin_30859423的博客
01-11 948
功耗构成： 动态功耗包括：开关功耗或者称为翻转功耗、短路功耗或者称为内部功耗。 静态功耗：漏电流引起的功耗。 浪涌功耗：浪涌电流（启动电流）引起的功耗。 设计数字电路低功耗的一些方法： 1、电源电路的设计 尽量使用一些低功耗LDO（低压差线性稳压器），它的静态电流（输出为0的输入电流，即器件没有工作时自身消耗电流）和地脚电流（输入电流输出电流之差，即工作时本身消耗的电流）比...
低功耗设计基础_数字集成电路设计
数字IC前端设计验证学习整理
04-19 1129
介绍 在早期的C设计中，功耗并不是一个重要的约束条件。随着使用电池供电的器件变得更小，功能更多对功耗的要求也越来越高。 能量以热量形式消耗。可靠性是温度的函数，据估计温度每升高 10°℃ 失效率可能提高一倍。保持低温操作环境意味着使用散热片或风扇来散热--这会增加整体的重量和成本。如果能在 SoC 级对功耗进行控制，就可以减少甚至可能消除掉这些开支，也就可以得到更小、更便宜和更可靠的最终产品。 功耗源 三个主要功耗源:浪涌，动态功耗，静态功耗。 浪涌和静态功耗主要取决于器件电气特性和供电设...
数字IC的功耗组成
weixin_41155581的博客
09-30 7869
数字IC的功耗主要分为静态功耗(static power)和动态功耗(dynamic power。 1.静态功耗 静态功耗也称为漏电功耗(leakage power)，是指逻辑单元的输入和输出均不发生变化时（一般被称为inactive或static状态）的功耗。静态功耗又分为intrinsic leakage power和gate leakage power. intrinsic leakage power主要是由晶体管源极和漏极之间的亚阈值电流（晶体管在关断时实际并没有完全关闭，仍有电流），电流大小主要由
数电基础：CMOS
最新发布
u013669912的博客
10-27 8757
……
数字电路 第二章—第四节（CMOS集成电路）
Zevalin的博客
02-25 8438
①MOS管的输入电阻很高，但是输入电容却很小，而栅极与沟道之间的二氧化硅绝缘层的耐压大约在80~100V，即使很小的感应电河源也可以使电荷迅速地积累起来而形成高压，产生介质击穿，从而使电路遭到永久性损坏，所以实际生产的CMOS反相器在输入端都设置有二极管保护网络、（4）多余的输入端不应悬空，与门、与非门的多余输入端可以接电源或与其它输入端并联，或门、或非门的多余输入端可以接地或与其它输入端并联。（5）输入端外接电阻的大小不会引起输入电平的变化（因为输入电阻极高，外接电阻基本上没有压降）。
数字电路基础(6)——CMOS的动态特性
木子点灯的博客
06-11 657
上面的文章介绍完了CMOS门电路的基本构造，但我们分析的时候，给电路的输入信号都是不变的，展示的是门电路在稳定时候的特性，现在我们要把输入信号变成动态变化的信号，观察CMOS电路在动态变化时候的特性。另外，本小节涉及到模拟的特性，本来是应该拿着实物的逻辑门芯片搭电路用示波器观察波形的，但正如整个博客的介绍里所说，我这里手边没有仪器和物料，好在TI的TINA仿真软件基于SPICE模型做的非常逼真，可以模拟出CMOS传输特性，所以就全程用仿真演示，有条件的同学可以搭电路出来实测观察。
SOC低功耗电路设计方法
osnet的博客
11-30 5350
低功耗电路设计方法 时钟门控技术 频繁的信号翻转会造成很大的短路电流，以及对负载电容进行频繁的充放电，即增大所谓的内部功耗（Internal Power）和切换功耗（Switch Power）。在现代数字集成电路设计中，时钟信号作为数据传输的基准，对于同步数字系统的功能、性能和稳定性起决定性的作用。通常时钟信号有高扇出，高频率，路径长的特点，在当前的高端SoC系统中，时钟频率已经超过1GHz，所以...
电子电路基础——数字电路基础 - 逻辑电路
ww120624的博客
03-28 5957
逻辑门电路也就是电子开关，在数字电路中使用了大量的电子开关。逻辑门电路是指有两个以上的输入和一个输出的逻辑电路。最基本的三个逻辑门电路分别是：逻辑与运算 - 与门电路(AND)；逻辑或运算 - 或门电路(OR)；逻辑非运算 - 非门电路(NOT)；此外还有一个与非门电路(NAND)。
基于STM32的 电源管理—实现低功耗（详细讲解+代码）
互相学习进步
12-19 6504
电源对电子设备的重要性不言而喻，它是保证系统稳定运行的基础，而保证系统能稳定运行后， 又有低功耗的要求。在很多应用场合中都对电子设备的功耗要求非常苛刻，如某些传感器信息采 集设备，仅靠小型的电池提供电源，要求工作长达数年之久，且期间不需要任何维护；由于智慧 穿戴设备的小型化要求，电池体积不能太大导致容量也比较小，所以也很有必要从控制功耗入 手，提高设备的续行时间。因此，STM32 有专门的电源管理外设监控电源并管理设备的运行模 式，确保系统正常运行，并尽量降低器件的功耗。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值