数电基础：CMOS

注：本文为 “ CMOS” 相关文章合辑。

未整理去重。

如有内容异常，请看原文。

---

数字电子技术基础：门电路（CMOS）

QNee 于 2020-08-12 23:28:31 发布

CMOS

CMOS 是 Complementary Metal Oxide Semiconductor（互补金属氧化物半导体）的缩写。

首先说说 CMOS 是什么？

网络论坛上，很多人直接认为 CMOS 就是 MOS 对管，也有人认为 CMOS 是一种半导体技术，不是指具体的 MOS 对管。

大家如果稍微有点时间，可以看看，很有趣。

通常所说的 CMOS 是什么意思？（链接已飙，讨论文本附本文末。）

先看看百度百科对 CMOS 的解释

模棱两可，中庸之道。

再看看维基百科

is a fabrication process，是一种设计工艺)

也是技术（工艺），我认为都可以，完全看自己怎么理解了。

CMOS（互补金属氧化物半导体）工艺技术被广泛应用于微处理器、微控制器、静态随机存取存储器（SRAM）以及其他各类数字逻辑电路的制造。此外，该技术亦被用于模拟电路的设计与实现，其中许多现代图像传感器均基于CMOS工艺技术构建。

在 CMOS 电路中，以及集成电路中，MOS 管都是很重要的元件，是构成电路的基本元件。而 CMOS 电路中的基本单元是 MOS 对管，就是使用 P 沟道和 N 沟道 MOS 对接的一种电路。

具体电路如下（这也是 CMOS 反相器的电路）

MOS 管

MOS 管分为：N 沟道增强型、P 沟道增强型、N 沟道耗尽型、P 沟道耗尽型。

g：栅极

d：漏极

s：源极

上图是 N 沟道增强型 MOS 管，工作原理如下：

1、当栅极和源极两端不加电压，Vgs = 0，漏极和源极之间只是两只背向的 PN 结，不存在导电沟道，因此即使漏极和源极两端之间加电压，Vds != 0，也不会有漏极电流。

2、当 Vds = 0，且 Vgs > 0 时，由于绝缘层存在，栅极电流为 0。但是栅极金属层将聚集正电荷，他们排斥 P 型衬底靠近绝缘层一侧的空穴，使之剩下的不能移动的负离子区，形成耗尽层，如下图：

当 Vgs 增大时，一方面耗尽层增宽，另一方面将衬底的自由电子吸引到耗尽层和绝缘层之间，形成一个 N 型薄层（反型层)，这个反型层就构成了漏极和源极之间的导电沟道。

使沟道刚刚形成的 Vgs 为开启电压，Vgs 越大，反型层越大，导电沟道电阻越小。

1、CMOS 反相器（非门）

其中 T1 为 P 沟道增强型 MOS 管，其中 T2 为 N 沟道增强型 MOS 管

2、CMOS 与非 / 或非门

3、漏极开路输出门电路（OD 门）

OD 门输出电路是一个漏极开路的 N 沟道增强型 MOS 管 TN

OD 门符号中，菱形下方的横线表示输出低电平时为低输出电阻

OD 门工作时，必须将输出端经上拉电阻接到电源上，而两个 OD 门可以构成线与电路

4、CMOS 传输门

CMOS 传输门用于将电压取倒数

5、CMOS 异或门

6、CMOS 三态输出门电路（输出缓冲器）

其中，逻辑符号中 ，EN’连接的○代表低电平有效

EN = 0 时，Y = A’;

EN = 1 时，Y = Z（高阻态）（X 代表不定态)

注：以上图片大多截取自《数字电子技术基础（阎石）》和《模拟电子技术基础》

---

数字电路基础知识 ——CMOS 门电路 (与非门、或非、非门、OD 门、传输门、三态门)

摆渡沧桑 于 2019-09-01 20:51:59 发布

先了解二极管门电路逻辑，再次介绍 CMOS 门电路，也是 IC 中用的最广泛的门电路。

主要了解与非门、或非门以及相同面积的 cmos与非门和或非门哪个更快。OD 门、传输门、三态门。

一、二极管门电路

CMOS 门电路介绍之前，先介绍二极管门电路：

1. 与门

只要有一个为低电平，Y 端就被拉低到 0.7V

2. 或门

只要有一个为高电平，Y 端就被拉高到 2.3V

3. 二极管门电路的缺点

输出的高低电平数值和输入的高低电平不相等，相差一个导通电压，如果输出作为下一级门输入信号，将发生高、低电平偏移

输出端对地接上负载电阻，组在电阻的改变会影响输出高电平。因此，这种电路只用作 IC 内部的逻辑单元，并不能作为输出端直接驱动负载。

二、CMOS 门电路

1. 反相器（非门）

反相器是数字电路中最基本的门电路之一，由NMOS和PMOS组成。学过半导体器件的都对此结构比较清楚。

下面我总结了一些反相器相关的知识:

一、反相器的结构

反向器由NMOS和PMOS组成，栅端（G）相连作为输入端，漏断相连作为输出端，NMOS的源端接地，PMOS的源端接电源VDD.

二、反相器的电压、电流传输特性

AB：T1导通T2截止

BC：T1T2导通

CD：T1截止T2导通

VTC（Voltage Transfer Characteristics）曲线：

VTC的形状基本上与高于阈值的操作相同。VTC陡峭部分的斜率取决于反向器的亚阈值斜率。

其中涉及到的的四个重要参数：

VIH：输入电压由高到低变化时，输出电压开始上升且传输特性曲线斜率为-1的点，即图中B点对应的输入电压。（仍能维持输出为逻辑 “0” 的最小输入电压）

VIL：输入电压由低到高变化时，输出电压开始下降且传输特性曲线斜率为-1的点，即图中A点对应的输入电压。（仍能维持输出为逻辑 “1” 的最大输入电压）

VOH：定义为最小合格高电平。（维持输出为逻辑“1”的最小输出电压）

VOL：定义为最大合格低电平。（维持输出为逻辑“0”的最大输出电压）

CMOS集成电路内部规定Vol = 0v，Voh = Vdd。

三、反相器的噪声容限（VTC曲线）

噪声容限定义：

输入为高电平的噪声容限：VNH=VOH-VIH

输入为低电平的噪声容限：VNH=VIL-VOL

四、反相器的亚稳态

当反相器输入电压（Vil+Vih）/2接近于0.5Vdd，CMOS反相器的阈值电压也接近于0.5Vdd，这样输出不确定会是高电平还是低电平，输出呈亚稳态！

对于下面如下首尾相连的反向器结构：

图中的SNN即为静态噪声容限，方框面积越大，表示容限越大。

并且此电路只能工作在三种状态，分别是三个交点，当状态不在这三种状态时，输入、输出会将他们拉向两端。

五、反相器的动态特性

1）先解释两个名词：

1. Transition Time（转换时间）：

上升时间 tr：从10%Vdd 上升到 90%Vdd 的时间，

下降时间tf：从90%Vdd 下降到10%dd的时间。

上升时间和下降时间统称为 Transition Time，也有定义为20%到80%。

2. Propagation Delay（传播延时）：

在输入信号变化到 50%Vdd 到输出信号变化到 50%Vdd 之间的时间。

2）动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即动态功耗。

动态功耗包括：负载电容充放电所消耗的功率 Pc 和 PMOS、NMOS 同时导通所消耗的瞬时导通功耗 PT

在工作频率较高的情况下，CMOS 反相器的动态功耗要比静态功耗大得多，静态功耗可以忽略不计。

1. 导通功耗PT：

2. 负载电容充放电功耗 Pc

总功耗为 P=PT+Pc

六、扇入（fan-in）和扇出（fan-out）

1. 扇入：是指直接调用该模块的上级模块的个数。扇入大表示模块的复用程序高。

2. 扇出：是指该模块直接调用的下级模块的个数。扇出大表示模块的逻辑复杂度高，需要控制和协调过多的下级模块；

对于一定扇出数的电路，电路的工作频率随之确定，一般工作频率越高，扇出数越小。在低频（< 1MHz）的工作条件下，CMOS电路的扇出数可以达到50以上。

因此。扇入越大越好，扇出越大越坏。在设计中，尽量减小扇出

2. 常用的逻辑门：或非门、与非门

除了反相器，比较常用的有 或非门、与非门、或门、与门、与或非门、异或门等。

逻辑表达式分别为：

Y=(AB)’

T=(A+B)’

下面主要了解下与非门其缺点、和改进的电路.

主要缺点：

1）输出电阻 R0 受输入状态影响，即输出电阻不一样，能够相差四倍。如：

A=1, B=1，则 R0 = Ron2 + Ron4 = 2Ron

A=0, B=0，则 R0 = Ron2 // Ron4 = 1/2Ron

A=0, B=1，则 R0 = Ron1 = Ron

A=0, B=0，则 R0 = Ron3 = Ron

2）输出的高低电平受输入端数目的影响

输入端越多，串联的驱动管数目也越多，输出的 VOL 越高，VOH 也更高。

当输入端全部为低电平时，输入端越多负载并联的数目越多，输出的高电平 VOH 也越高。

3）使 T2、T4 的 Vgs 达到开启电压时，对应的 Vi 也会不同

相同面积的 cmos 与非门和或非门哪个更快 —— 与非门会更优

学过半导体器件都知道，电子迁移率是空穴的 2.5 倍（在硅基 CMOS 工艺中），运算就是用这些大大小小的 MOS 管驱动后一级的负载电容，翻转速度和负载大小一级前级驱动能力相关。为了上升延迟和下降延迟相同，PMOS 需要做成 NMOS 两倍多大小。

载流子的迁移率，对 PMOS 而言，载流子是空穴；对 NMOS 而言，载流子是电子。

PMOS 采用空穴导电，NMOS 采用电子导电，由于 PMOS 的载流子的迁移率比 NMOS 的迁移率小，所以，同样尺寸条件下，PMOS 的充电时间要大于 NMOS 的充电时间长。

在互补 CMOS 电路中，与非门是 PMOS 管并联，NMOS 管串联，而或非门正好相反，所以，同样尺寸条件下，与非门的速度快，所以，在互补 CMOS 电路中，优先选择与非门。

针对上面问题进行改进

采用或非门加反相器（缓冲器就是与非门，如上图所示。

带缓冲的门电路，输出电阻、输出的高低电平以及电压传输特性将不受输入端状态的影响

对于或非门，则是与非门加缓冲器。

3.OD 门（漏极开路的门电路）

OD 门：为了满足输出电平的转换，吸收大负载电流以及线与逻辑，将 MOS 改为漏极开路

OD 输出的与非门结构图如下：

OD 门工作必须接上拉电阻 RL 到电源上。

OD 门的应用：可以将多个 OD 门输出端直接相连，实现线与逻辑，即将输出并联使用，可以实现线与或用作电平转换和驱动。如下图所示：

Y1、Y2 中任何一个为低电平，输出都为低电平，同时为高时，输出才为高电平。

4.传输门

CMOS 传输门：利用 P 沟道 MOS 管和 N 沟道 MOS 管互补的特性连接如下图

T1 是 N 沟道增强型 MOS 管，T2 是 P 沟道增强型 MOS 管。T1 和 T2 的源极和漏极分别相连作为传输门的输入端和输出端。C 和 C’是互补的控制信号。

由于 CMOS 传输门的结构是对称的，所以，输出端和输入端可以互换，是一个双向器件。

CMOS 传输门的应用：

1）传输门和反相器构成异或门电路：

A=1，B=0，TG1 截止，TG2 导通，Y=B’=1

A=0，B=1，TG1 导通，TG2 截止，Y=B=1

A=0，B=0，TG1 导通，TG2 截止，Y=B=0

A=1，B=1，TG1 截止，TG2 导通，Y=B‘=0

2）模拟开关：

由传输门和一个反相器组成，双向器件。

传输连续变化的模拟电压信号。

5.三态门

1）高阻态：

三态门除了高低电平，还有第三个状态 —— 高阻态。

高阻态：电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，可以理解为断路，不被任何东西所驱动，也不驱动任何东西。

三态门常用在 IC 的输出端，也称为输出缓冲器

2）下图是 CMOS 三态输出反相器的结构：

当 EN’=0 时，Y=A’：

A=1,G4、G5 的输出为高电平，T1 截止、T2 导通，Y=0;

A=0,G4、G5 的输出为低电平，T1 导通、T2 截止，Y=1;

当 EN’=1 时，不管 A 为高低状态，G4 输出高电平，G5 输出低电平，T1 和 T2 同时截止，输出呈现高阻态。

3）三态门的应用：

减少各单元之间的连线数目：

数据的双向传输：

4）还有几种常见的三门结构：

图一：

三态非门，当～EN 为 1 时，最上面的 PMOS 和最下面的 NMOS 管截止，无论 A 取什么状态，输出为高阻态，反之输出为Y= ~ A

图二：

利用一个与非门，得到三态缓冲门，当～EN 为高电平时，最上面的 PMOS 管截止，输出为高阻态，反之，输出为Y=A

图三：

三态非门，在反相器后面加一个传输门，当～EN 为低电平，传输门导通，输出Y = ~A，反之传输门截止，输出高阻态。如果想要 EN 高电平有效，交换传输门上下端子的反相器即可。

图四：

利用一个与非门，得到三态缓冲门，当～EN 为高电平时，最上面的 PMOS 管截止，输出为高阻态，反之，输出为Y=A

---

数字电路基础（CMOS 电路、低功耗方法）

SD.ZHAI 已于 2022-05-13 15:37:12 修改

一、CMOS 器件

1.1.CMOS 反相器

CMOS 反相器实现非门功能，由一个 P MOS 管 和一个 NMOS 管组成，其逻辑电路图如下：

补充：当将一个 PMOS 管和一个 NMOS 管并联，则会组成一个传输门（TG）电路。

其真值表如下：

当然，以下是格式化后的 Markdown 表格：

In	PMOS	NMOS	Out
0	√ 导通	× 关闭	1
1	× 关闭	√导通	0（接地）

在实际制造过程中，PMOS 管比 NMOS 管要宽，这是由于 PMOS 管是由空穴导电，NMOS 管由电子导电，而电子迁移率要比空穴迁移率高得多（约 2 倍）造成的。

1.2.CMOS 与非门

CMOS 与非门由两个并联的 PMOS 管，2 个串联的 NMOS 管组成的。

其真值表如下：

A	B	PMOS(A)	PMOS(B)	NMOS(A)	NMOS(B)	Out
0	0	√ 导通	√ 导通	× 关闭	× 关闭	1
0	1	√ 导通	× 关闭	× 关闭	√ 导通	1
1	0	× 关闭	√ 导通	√ 导通	× 关闭	1
1	1	× 关闭	× 关闭	√ 导通	√ 导通	0（接地）

1.3.CMOS 或非门

CMOS 或非门由两个串联的 PMOS 管，2 个并联的 NMOS 管组成的。

其真值表如下：

A	B	NMOS（A）	NMOS（B）	PMOS（A）	PMOS（B）	Out
0	0	× 关闭	× 关闭	√ 导通	√ 导通	1
0	1	× 关闭	√ 导通	√ 导通	× 关闭	0（接地）
1	0	√ 导通	× 关闭	× 关闭	√ 导通	0（接地）
1	1	√ 导通	√ 导通	× 关闭	× 关闭	0（接地）

1.4 CMOS 与门和 CMOS 或门

分别将 CMOS 与非门、CMOS 或非门的 VDD 端和接地端互换即可，可由真值表进行验证，此处不再给出具体 CMOS 电路图。

1.5 CMOS 电路重要技术参数

1. 输入和输出的高、低电平

   输入低电平的上限值 $V_{IL(max)}$

   输入高电平的下限值 $V_{IH(mix)}$

   输出低电平的上限值 $V_{OL(max)}$

   输出高电平的下限值 $V_{OH(mix)}$

2. 噪声容限—— 门电路的抗干扰能力，电路的噪声容限越大，抗干扰能力越强。

   输入高电平的噪声容限：$V_{NH}=V_{OH(mix)}-V_{}$