本文介绍了Verilog逻辑综合中如何添加环境约束，涉及温度、电压、工艺对单元延时的影响。强调综合时要考虑最差和最好情况，用于时序分析。提到了check_timing和check_design等命令检查约束，以及综合后需要保存的ddc、网表、sdf文件和各类报告。时序报告的关键路径、slack和数据到达时间等概念也被讨论。
文章目录
工作条件包括三方面的内容： 温度、电压以及工艺。单元的延时会随着温度的上升而增加；随着电压的上升而减小；随着工艺尺寸的增大而增大。 这些工作条件一般分为三种：最好情况(best case)、典型情况(typical case)以及最差情况(worst case)。 一般综合只要考虑到最差和最好两种情况，最差情况用于作基于建立时间 (setup time)的时序分析，最好情况用于作基于保持时间(hold time)的时序分析。
工作条件包括三方面的内容： 温度、电压以及工艺。单元的延时会随着温度的上升而增加；随着电压的上升而减小；随着工艺尺寸的增大而增大。 这些工作条件一般分为三种：最好情况(best case)、典型情况(typical case)以及最差情况(worst case)。 一般综合只要考虑到最差和最好两种情况，最差情况用于作基于建立时间 (setup time)的时序分析，最好情况用于作基于保持时间(hold time)的时序分析。
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
