本文详细介绍了时序分析中的关键概念，包括建立时间、保持时间的重要性，以及如何修复这两个时间的问题。同时，探讨了流水线技术、时钟约束和时序优化策略，旨在帮助读者理解如何提高系统运行速度和满足时序要求。
文章目录
-
- 1、什么是建立时间和保持时间？
- 2、为什么D触发器要满足建立时间和保持时间？
- 3、如何修复建立时间和保持时间
- 4、什么是流水线？
- 5、什么是流水线冒险？
- 6、什么是关键路径？如何减小？
- 7、如何提高系统运行速度？
- 8、阐述系统最快时钟频率和流水线设计思想
- 9、为什么说时钟越快，时序越容易违规？为什么工艺越高，时钟就可以跑得越快？【？？？】
- 10、时序约束的基本概念和基本策略？【？？？】
- 11、时序约束有哪几种路径【？？？】
- 12、附加约束的作用【？？？】
- 13、为什么说阻塞赋值和非阻塞赋值最好不要混用？为什么说if嵌套不要太多？【？？？】
- 14、简述静态/动态时序模拟的区别？
- 15、形式验证和功能验证的区别？
- 16、简述什么是fanout，以及他对时序的影响。
- 17、名词解释：时序仿真
- 18、在静态时序分析中计算时钟延迟需要考虑一下哪些因素？（BCD）
- 19、以下关于电路处理说法正确的是：（A）
- 20、按照通信系统仿真抽象方法，调制仿真位于（）
- 21、以下说法**错误**的有（BC）
- 22、FPGA在布局布线过程中，为了让系统满足时序要求对时钟采用约束？（错）
- 23、下列哪些约束属于时钟约束（A）【？？？】
- 24、利用verilog HDL语言描述的加法器和乘法器在功能仿真时关于延时说法正确的是（ A ）
- 25、关于约束作用的描述中，正确的是（ABD）
- 26、谈谈对Retiming技术的理解
- 27、什么是高组态？
- 28、关于建立setup和保持hold时间的表述哪些是正确？（AC）
1、什么是建立时间和保持时间？
更多拓展可参考：
-
建立时间：指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间。如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器
-
保持时间：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。
2、为什么D触发器要满足建立时间和保持时间？
更多拓展可参考：
- 因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，D触发器将进入亚稳态，亚稳态的值也并不一定是你的输入值，亚稳态传播到后面逻辑中，可能导致整个系统奔溃。
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
