本文总结了2023年校招中常见的EDA工具和IC设计流程面试问题，涵盖了从仿真工具到数字集成电路设计的各个环节。主要内容包括：1) EDA仿真工具和Debug工具的列举，如Mentor、Synopsys、Cadence；2) SOC芯片架构、应用场景和数据流的描述，以MCU为例；3) SRAM、FLASH、DRAM、ROM的区别；4) WDT、Timer、DMA的工作流程；5) 数字集成电路的设计流程和每个阶段的主要工作；6) 主要的EDA工具，如Synopsys的Design Compiler、Cadence的Genus。
文章目录
1.常见的EDA仿真工具有哪些？Debug工具有哪些？
常见的仿真工具如下：
- Mentor（明导）—>Questasim、Modelsim
- Synopsys（新思科技）—>VCS
- Cadence（铿腾电子科技）—>Incisive，NC-sim
此外仿真还会用到脚本如Makefile。
（补充）常见综合工具如下：
逻辑综合就是把设计实现的RTL代码映射到特定的工艺库（不同的库中门电路的基本标准单元 standard cell 的面积、时序参数不一样）上，然后输出成门级网表Netlist。
- Synopsys（新思科技）—>Design Compiler（DC）
- Cadence（铿腾电子科技）—>Genus
（补充）常见代码检查工具如下：
- nlint（NOVAS公司产品，后被synopsys收购）
- spyglass（synopsys家产品）
- Verdi（NOVAS公司产品，后被synopsys收购）
订阅专栏 解锁全文
扫一扫
2862
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
