【Verilog基础】定点小数的乘法运算

最新推荐文章于 2024-08-30 21:53:49 发布
最新推荐文章于 2024-08-30 21:53:49 发布
阅读量6.8k 收藏 8
点赞数 4
CC 4.0 BY-SA版权
分类专栏： # Verilog基础(含数电基础) 文章标签： 定点小数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ReCclay/article/details/122415068
本文介绍了定点小数的乘法运算，包括字长基本问题、溢出问题及十进制和二进制下的乘法规则。讨论了如何避免溢出，以及定点数乘法结果的位宽变化，并通过实例进行说明。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章目录

一、字长基本问题

字长（位宽）和小数部分字长共同构成了定点数的两个要素。以wl表示字长，fl表示小数部分字长，那么有符号定点数以Fix_wl_fl的形式表示，无符号定点数的字长以UFix_wl_fl的形式表示。对于定点小数，一旦wl和fl确定，那么小数点的位置即可固定。

下表给出了Fix_5_3与十进制小数的对应关系：

在这里插入图片描述

在定点小数中，有一类值得关注，那就是只有一位整数位的定点小数。下表给出了Fix_5_4与十进制小数之间的对应关系。可见，此类定点小数只能表示(-1,1)区间内的纯小数，范围受限。

在这里插入图片描述

二、溢出问题

定点数据在运算时要防止溢出，包括上溢（Overflow）和下溢（Underflow）。

了解本专栏 订阅专栏 解锁全文
在 FPGA 中通过 Verilog 实现小数的基础运算
走向CTO的路上...
02-12 750
在 FPGA 上进行小数（浮点或定点数）的运算是许多数字信号处理应用的核心。由于 FPGA 硬件具有并行处理能力，能够高效地执行大规模计算任务，因此在 FPGA 上实现小数运算有助于提高系统性能。FPGA 提供了一种灵活、高效的平台，用于实现小数的基础运算。通过使用定点数，可以有效利用有限的硬件资源，同时达到较高的计算精度。
verilog 乘法_（学习Verilog）5. FPGA定点数截位基本准则
weixin_39944146的博客
12-05 2570
FPGA有符号数，定点小数表示及计算机数值表示规则 和 FPGA浮点数表示及计算机数值表示规则 介绍了FPGA内部表示正负数，小数的规则。两者相比之下，定点数实现简单，表达更为直观，所以在很多时候FPGA通常使用定点数表示小数。但在各种运算下，定点数的位宽会不断增大，为了节省资源，这个时候必须进行取舍，进行一定的截位。截位的规则比较简单，但在FPGA内部使用广泛。首先，在讲截位之前，我们需要了解F...
FPGA中的小数计算（定点小数） 与 verilog/VHDL有符号数计算
热门推荐
Setul
09-13 2万+
这篇blog有两个关键点，如题，一是关于FPGA或者说HDL是如何执行定点小数运算的；二是verilog和VHDL有符号数运算的解释和对比。 1. 小数计算（定点小数） 1.1 用二进制表示小数 由于FPGA中存在的都是二进制数，所以首先明确一个知识点：如何用二进制表示小数？ 如上图，一个带小数点的8位二进制所表示的数的大小就是：1*4+1*2+1*1+1*0.5+1*0.25+1*0...
Verilog设计定点纯小数乘除法器
yunhaigushu的博客
08-30 2566
Booth算法，由校正法推导而出，对乘数X和被乘数Y的符号没有分类要求。特点：被乘数和部分积均采用双符号位，作为数值位参与计算。取一附加位添加到乘数末尾，该附加位初始值Yn+1 = 0。每次观察乘数的两位，规则如下：当运算至最后一位时（即最后一次判断），部分积不右移。最后的部分积作为乘积，同样借助双符号位判断是否溢出。
verilog定点小数乘除
K_ZhJ18的博客
10-26 1605
除法类似，取a=36.8=16h'24cc,八位整数八位小数，b=14.3=8h'e4,四位整数四位小数，a/b实际值为2.573426573；verilog计算为8‘h29，四位整数四位小数，二进制加小数点为10.1001转10进制为2.5625。八位整数八位小数，c=a*b，c=16‘h845c，化作二进制为1000010001011100，加上小数点为10000100.01011100=132.359375。a=12.35，b=10.8，取四位整数，四位小数，a=8'hc5，b=8'hac；
FPGA定点小数计算（Verilog版）第二篇——乘法运算
FPGAerClub的博客
04-16 8978
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。 首先是qtwosComp.v：关于这个文件名，补充说明一下。其功能为取补码……国内的大部分计算机基础教材在介绍计算机二进制编码的时候都会介绍到原码，反码，补码……那么有几个人真正知道Ones Complement和Twos Complement是什么意思呢？估计能够直接说出来的人并不多，主要怪我们的教材太坑爹（基本上都是抄来抄去的……），
有符号小数乘法器.rar_verilog 乘法器_乘法器_乘法器小数_小数乘法_有符号 乘法器
07-13
改进的verilog乘法器，改进了此项乘法，更利于在硬件中的使用
（原创）如何进行有符号小数乘法运算？(Verilog)
weixin_30663391的博客
07-25 1966
本例程实现的是，从外部输入两个32位有符号小数，进行乘运算，输出的乘积为32位有符号小数。 1 module fix_mult ( clk,rst_n,in_a,in_b,x1,x2,x3,x4,x5,x6,x7,y_out ); 2 3 input clk,rst_n; //时钟和复位信号 4 input [31:0] in_a,in_b; //输入的被乘数和乘数 5 ...
常用定点数算术计算单元（verilog实现）
05-07
本文将深入探讨标题为“常用定点数算术计算单元（verilog实现）”的知识点，包括定点数的概念、算术逻辑单元（ALU）、加法器、乘法器和除法器的实现，以及Verilog语言在设计中的应用。 定点数是一种数值表示方式，...
Verilog实现二进制有符号定点数的乘法运算
qq_44626493的博客
08-12 2万+
Verilog实现有符号数乘法运算二进制运算原理1、无符号二进制数（signed）运算 二进制运算原理 总结最近FPGA的学习，使我明白了一件事：在Verilog程序的编写中，“位”（ｂｉｔ）这一概念，对于程序编写至关重要，Verilog代码中，数据运算均以位来操作，因此我觉得有必要认真研习一下二进制运算的基本过程和运算方法。 有符号二进制数的表示一般以二进制补码（2’comp）的形式来表示，有助于我们理解和编写底层二进制运算的程序。相信这对我们单片机和FPGA的学习将收益匪浅。 1、无符号二进制数（sig
Verilog 定点乘法器实现
weixin_45799954的博客
05-07 3113
Verilog 两种乘法器比较串行与流水乘法器 串行与流水乘法器 串行 module multi_serial #( parameter M = 8, parameter N = 8 ) ( input clk, input rst, input [M-1:0]
如何用Verilog代码表示小数
11-11
【超级有用！】如何用Verilog代码表示小数
小数乘法计算练习（二）
06-02
小数乘法计算练习（二），小数乘法计算练习（二）
乘法器verilog实现
Lyl_224819的博客
04-09 1501
今天重新补习了一下二进制原码，反码和补码之间的关系以及正数变负数，负数变正数之间的关系。瞬间感觉好晕，赶紧仔细研究： 原码就是符号位加上真值的绝对值。正数原码是其本身，负数符号位为1. 正数的反码和补码都是其本身，负数反码为符号位不变，其余各位依次取反；补码为符号位不变，其余各位依次取反后加1。 这都好理解，那一个正数怎么变为负数呢？ 注意计算机内存储负数是其补码...
verilog存小数_FPGA定点小数计算（Verilog版）第二篇——乘法运算
weixin_39825941的博客
12-31 1762
发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、平方根、平方等……目前加法、乘法已完成调试，除法、平方根和平方等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……FPGA定点小数计算(Verilog版)第二篇——乘法运算首先是qtwosComp.v：关于这个文件名，补充说明一下。其功能为取...
Verilog怎么进行定点小数计算
萌新的博客
01-29 2902
verilog定点小数计算
verilog实现乘法器
java开发指南博客 【转载】
09-18 7249
verilog实现乘法器以下介绍两种实现乘法器的方法：串行乘法器和流水线乘法器。 1）串行乘法器 两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。其框图如下： 其状态图如下： 其实现的代码如下： modulemulti_CX(clk, x, y, result); 02 03 in...
【小技巧】一种简单的办法在verilog中处理小数运算
FPGA/MATLAB学习教程/源码/项目合作开发
04-28 4310
很多情况下，我们需要在FPGA中处理小数，而不是直接量化。这里介绍一种自己以前常用的处理方法。感觉还不错，可以试试。 我们定义一个二进制，总共12位宽： A1A2A3A4B1B2B3B4B5B6B7B8. 其中A1A2A3A4为整数，B1B2B3B4B5B6B7B8为小数。 做加法减法的时候，不考虑整数位位宽不够用的情况，那么可以直接相加： A1A2A3A4B1B2B3B4B5B6B7B8.+A1A2A3A4B1B2B3B4B5B6B7B8. 这个就维持了加减法小数位不增加的原则。 如果是乘法
基于FPGA的5位（有符号位）定点整数的原码乘法器Verilog代码Quartus仿真
xiakunpei123的博客
02-01 1276
代码功能： 组成原理第二次实验内容： 设计实现5位（包括符号位）定点整数的原码乘法器，分别由移位加和全加器阵列结构实现，比较两种结构的运算速度（输入乘数到输出积的时间）和硬件资源（逻辑门和触发器的个数）。 可以画原理图或者写verilog程序，quartus或者modelsim仿真，可编程逻辑器件实现。
verilog定点小数运算
最新发布
01-18
### Verilog 中定点小数运算的实现 #### 1. 定义数据类型和位宽 在Verilog中，为了精确控制数值范围和精度，通常会定义特定宽度的有符号或无符号整型变量。对于定点小数，可以通过指定总位数以及小数点位置来表示。 ```verilog // 假设使用8位二进制定点数，其中4位用于整数部分，3位用于小数部分，剩下一位作为符号位 wire signed [7:0] fixed_point_number; ``` 此声明创建了一个带有符号的8位寄存器`fixed_point_number`[^1]。 #### 2. 加法与减法操作 当执行加法或减法时，两个操作数应该具有相同的位宽，并且它们的小数点应当对齐： ```verilog module adder ( input wire signed [7:0] a, // 输入A input wire signed [7:0] b, // 输入B output reg signed [7:0] sum // 输出求和结果 ); always @(*) begin sum = a + b; // 执行加法运算 end endmodule ``` 这段代码展示了如何在一个模块内完成两组固定点数之间的简单相加过程[^4]。 #### 3. 乘法操作 由于乘积可能会超出原始输入信号所能表达的最大值，因此需要提前考虑目标产物所需的额外空间大小。假设我们正在处理的是Qm.n格式（即m位整数+n位分数），那么最终的结果将会是Q(2*m).(2*n): ```verilog function automatic signed [15:0] multiply( input signed [7:0] multiplicand, input signed [7:0] multiplier ); begin : mult_process return multiplicand * multiplier >>> n; // 右移n位调整回原来的q格式 end endfunction ``` 这里展示了一种简化版的方法来进行两个Q7.0形式的操作数间的相乘，并通过右移恢复到期望的比例因子. #### 4. 绝对值计算 针对可能存在的负数情况，在某些应用场景下还需要能够获取给定数值对应的正向量级: ```verilog assign abs_value = (input_num[7]) ? ~input_num + 1'b1 : input_num; ``` 上述语句利用了条件运算符(`?:`) 来判断最高有效位是否为'1'(意味着这是一个负数)，如果是的话就对其做按位取反再加一；否则保持不变。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ReCclay

如果觉得不错，不妨请我喝杯咖啡

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值